高速SAR的片内reference buffer都是怎么做的？

雨丝

各种论文一概回避这个问题，不提reference buffer啊！各种低功耗的功耗也都不提reference buffer的功耗。
30M采样率的，实际相当于300多兆啊！而且负载电容还变化，传统buffer很难做，即使用源随结构。
老板给的指标是又要省面积又要省功耗。
替换原来的1.5mW的sigma delta。信号带宽1M，为了不重做滤波器，还要把sar做到20多兆。

jiang_shuguo

这东西就是烧电流和面积出来的。

dtt0000

加冗余位，可以校准建立误差

vdslafe

1MHz bandwidth 为啥做SAR, sigma-delta 是超级理想啊

雨丝

1MHz bandwidth 为啥做SAR, sigma-delta 是超级理想啊
vdslafe 发表于 2014-4-3 12:16

                               
登录/注册后可看大图

项目头告诉老板，用SAR可以比SigmaDelta省一半面积和功耗。拍脑袋说的话。

雨丝

加冗余位，可以校准建立误差
dtt0000 发表于 2014-4-3 11:47

                               
登录/注册后可看大图

A 10b 100MS/s 1.13mW SAR ADC with Binary-Scaled Error Compensation这种的？ 还是非二进制的？

雨丝

这东西就是烧电流和面积出来的。
jiang_shuguo 发表于 2014-4-3 11:43

                               
登录/注册后可看大图

现在我加大功耗都搞不上去，还是source follower 结构。65nm工艺

peterlin2010

問一下  1Mhz  sigma_delta ..那 over sample 要多高 clock ? 多少 bit ?

SAR  一般 1Mhz 大家會要求 clock 多高?

sigma delta 以前認知是 audio band , 因為有 digital filer . 會 over sample -> sinc filter
  再降回來 . audio 使用 16bit  都是透過 digital filter 增加 SNR .
但 1Mhz speed 使用 sigma delta 那 over sample clock 得多高?


A 7-bit 2.5GS/sec Time-Interleaved C-2C SAR ADC
G bits SAR ?


A 12-Bit, 10-MHz Bandwidth, Continuous-Time Sigma-Del
950M sample

vdslafe

回复 8# peterlin2010


    sigma-delta adc 用在adsl receiver 已经是10几年了。ADSL2+ 是2.2MHz 14b.

雨丝

求一篇文章 A 0.92mW 10-bit 50-MS/s SAR ADC in 0.13um CMOS Process

C. C. Liu, S. J. Chang, G. Y. Huang, Y. Z. Lin, “A 0.92mW 10-bit 50-MS/s SAR ADC in 0.13μm CMOS process,” Symp. on VLSI Circuits, pp. 236-237, Jun. 2009,.

http://www.researchgate.net/publication/224578318_A_0.92mW_10-bit_50-MSs_SAR_ADC_in_0.13m_CMOS_process

我的vlsi刚好缺2009年的



已下载！！