试问公司笔试一道运放题

lwjee · 发表于 2013-11-11 20:58:11

第一题出的有点问题。出题人不严谨。

vdslafe · 发表于 2013-11-12 04:34:10

这些问题的答案可以是多选，估计出题的人也没想那么多。

hezea · 发表于 2013-11-12 09:18:06

第8题为啥选B，我看着像选A.......在下菜鸟

hehejiuaixiao · 发表于 2013-11-12 10:31:45

第八题，W/L增加，第一输出极点减小，CL增大，第二输出极点减小。。。要看两者减小的幅度。。。如果CL减小很多，那么单极点系统就变成双极点系统（带宽内），相位就差。但是，其实主极点也在相应减小。难说！？

whocare123456 · 发表于 2013-11-12 10:54:27

第八题, Increase (W1/L1) --> gm increase, And GBW=gm/Cc increase too. When CL is bigger, 2nd pole is lower. Therefore, phase margin is getting lower.

onepieceligen · 发表于 2013-11-12 11:22:24

第一题：如果假设此放大器更关注噪声，为了Noise，输入管尺寸都是做的比镜子大的，假设L相同，Id也必然相同，则小尺寸PMOS必然比大尺寸NMOS的ro要大的多，因此提高镜子的L对第一级输出阻抗的提升意义不大，因为主要由输入管NMOS决定。然而Id的上升在优化了noise的同时必然损失了gain，这是不难理解的。所以B是最合理的答案。

onepieceligen · 发表于 2013-11-12 11:29:59

第一题：如果假设此放大器更关注噪声，为了Noise，输入管尺寸都是做的比镜子大的，假设L相同，Id也必然相同 ...
onepieceligen 发表于 2013-11-12 11:22

登录/注册后可看大图

可能直观上大家更愿意通过沟道调制理解。但是很不幸的是，在short channel及以后，长度和输出AC阻抗之间的关系急剧减弱，还不如通过commen sense，也就是系统噪声的角度来看这个问题：
如果不理解为何本级noise和本级gain trade off，可以思考一下Friis方程。Ftot=F1 + F2-1/A1 + F3-1/A1A2 +... 如果随随便便本级的noise和gain都能同时增加，而且---！！！还只线性的烧功耗，带宽还变大！！！那就不需要那么多模拟工程师整天作死了。
Have fun

说的不一定对

Justin

lwjee · 发表于 2013-11-12 12:25:46

回复 17# onepieceligen

楼上搞射频的吧？

semico_ljj · 发表于 2013-11-12 12:50:08

just。

onepieceligen · 发表于 2013-11-12 15:20:21

回复 18# lwjee

更准确点说，被射频搞。。。

[求助] 试问公司笔试一道运放题

站长推荐 /2