请教一个LDO低频PSRR的问题

jiang_shuguo · 发表于 2013-11-7 13:17:20

你给我的图中的静态点就是你出问题情况的电路的静态点把？也就是有一定的system offset，但是电源电压变化不会使该system offset变恶劣，这是你说的电源电压不影响offset的变化。

airbirds · 发表于 2013-11-7 13:37:27

回复 9# jiang_shuguo

无标题.png

40dB,

70dB 静态工作点

airbirds · 发表于 2013-11-7 13:39:05

回复 10# jiang_shuguo

我调整了系统offset，对PSRR没有任何影响，能不能把你说的系统offset对PSRR说具体点。。

jiang_shuguo · 发表于 2013-11-7 13:51:03

怎么具体？我只有定性的结论，没有定量的数据。看来跟system offset没关，我猜你仿真psr激励加错了吧，你确定下。

airbirds · 发表于 2013-11-7 14:06:28

回复 14# jiang_shuguo

能不能说下，系统offset跟PSRR的关系？

jiang_shuguo · 发表于 2013-11-7 14:43:06

回复 15# airbirds

系统offset越大，psr越差，CMRR越差。

kennyg8304 · 发表于 2013-11-8 07:04:20

你VREF電壓是怎麼給的?
是電阻分壓或是用BANDGAP?
若是VREF這點PSRR低
即使AMPLIFIER環路增益非常高
整體PSRR還是會由VREF的PSRR來決定

amyqi · 发表于 2013-11-8 10:51:52

请问下，40dB,70dB 是指的放大器增益还是环路增益？
环路中除放大器之外其他部分电路的静态工作点呢？

jiang_shuguo · 发表于 2013-11-8 15:55:39

问题找到了么？基准电路PSR会对主体PSR有影响，但关系不大。

semico_ljj · 发表于 2013-11-9 10:51:41

电源电压变化会导致offset变化很大吗？以前倒是没有注意
能否指出对于哪些常见的结构会有这个类似的结论？

[讨论] 请教一个LDO低频PSRR的问题