用verilog如何编写一个既快速又省资源的整型开方函数呢？

maybeyang · 发表于 2013-11-7 09:41:38

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要登录才可以下载或查看，没有账号？注册

x

现在遇到一个问题，要用verilog实现sqrt函数，要求可仿真，可综合；调用乘法器逐次逼近这样速度很慢，耗费资源也很大，有人提供建议说用查找表的方法，将平方或开方的数事先写到ROM里，但是这样的话如何进行仿真呢？仿真的时候哪里有ROM呀？

504472832 · 发表于 2013-11-7 10:59:30

本帖最后由 504472832 于 2013-11-7 11:04 编辑

回复 1# maybeyang

本人参照下面文档，编写过整数开2次方和3次方的模块，思路和除法器类似，只需要加法器和比较器且运算周期固定，便于流水线的实现。另外感谢文档的作者。
http://www.docin.com/p-414936103.html

vongy · 发表于 2013-11-7 11:46:30

回复 1# maybeyang

看你的要求了，快速快到什么程度，需要合成到什么样的频率，如果要求不是特别高，可以问下度娘手算开方的方法，比较适合硬件实现，也比较容易做pipeline

wsunwind · 发表于 2013-11-7 13:39:10

感觉还是使用查表的办法来的快

annwa75 · 发表于 2013-11-7 14:58:08

一起学习！！！1

504472832 · 发表于 2013-11-7 15:06:40

回复 4# wsunwind

如果是24bit甚至32bit的数呢

down_load · 发表于 2013-11-7 15:47:09

贼简单 designware里面有sqrt

dandan8668 · 发表于 2013-11-12 09:29:39

使用CORDIC来实现！

alichen · 发表于 2014-11-25 00:28:39

非常感谢

小黄人 · 发表于 2017-1-13 19:51:37

非常棒哈哈哈哈

[求助] 用verilog如何编写一个既快速又省资源的整型开方函数呢？

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

相关帖子

站长推荐 /1