在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 4705|回复: 10

[求助] P+和有源区有什么不同

[复制链接]
发表于 2013-10-21 15:58:08 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
那位大神能说说P+和有源区有什么不同吗,
还有我在画layout时可以把有源区画的比p+大吗,这时MOS管的有效宽度W还是原来的那样吗?
发表于 2013-10-21 16:44:45 | 显示全部楼层
active和P+是两码事
MOSFET区的N+or P+就是active
发表于 2013-10-21 17:31:34 | 显示全部楼层
楼主,我觉得你不清楚CMOS工艺步骤啊.
 楼主| 发表于 2013-10-21 20:28:54 | 显示全部楼层
回复 2# fuyibin


    那画版图时DIFF和PPII会有一个大一个小啊。
发表于 2013-10-21 20:32:27 | 显示全部楼层
回复 4# yj5520379

不明白你说的什么,具体要去看design rule
 楼主| 发表于 2013-10-21 20:33:39 | 显示全部楼层
回复 3# sodede


    就是涉及到STI时有人说:没有有源区的地方就是STI,工艺层次中不是都有AA和NPII、PPII,我目的是不想让STI紧靠在P+这里,所以请教一下。
发表于 2013-10-22 09:15:43 | 显示全部楼层
回复 6# yj5520379
我还是从工艺步骤方面给你解释一下:
工艺上,先做有源区光刻,在做栅淀积,然后再做N+或P+掺杂。
之所以,N+(P+)面积要大于有源区,是为了完全覆盖栅漏,使其掺杂均匀。
假设N+(P+)小于有源区,源漏肯定有一部分没有掺杂上,寄生电阻就会大。由于源漏在W方向上减小,栅宽理论上会减小。

不知楼主想问的是不是这个。
 楼主| 发表于 2013-10-22 11:16:28 | 显示全部楼层
回复 7# sodede


    是这个,受教,谢啦,
发表于 2013-10-22 13:08:00 | 显示全部楼层
for mosfet, active region can define the W of the transistor,  and the L of the transistor is defined by gate length. P2.28 in Razavi's book should help you a better understanding.
发表于 2013-10-22 16:05:06 | 显示全部楼层
不同工艺定义的名称还不一样
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条


小黑屋| 手机版| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-1-3 16:18 , Processed in 0.023008 second(s), 7 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表