在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 3918|回复: 7

[求助] 静态时序分析(STA)

[复制链接]
发表于 2013-9-27 20:02:23 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
QQ截图20130927200231.png

在后仿时,因为DATA经过延时单元(buf),高电平脉宽从黑色的部分增加到红色的部分,会引起时序(setup)违例或者采错信号(本来为低电平,采到高电平)。



这种情况静态时序分析时,会检查吗?PS:我做静态时序分析时没有问题,在带时序的后仿才检查出这种错误。

发表于 2013-9-27 22:40:39 | 显示全部楼层
会,如果没有查到,要么是sdc的问题,要么是你的仿真于sdc不符
 楼主| 发表于 2013-9-27 22:46:31 | 显示全部楼层
回复 2# 陈涛


   Clock synchronization logic : STA cannot detect the problem of clock generation logic not matching the clock definition. STA assumes that the clock generator will provide the waveform as specified in the clock definition. There could be a bad optimization performed on the clock generator logic that causes, for example, a large delay to be inserted on one of the paths that may not have been constrained properly. Alternately, the added logic may change the duty cycle of the clock. The STA cannot detect either of these potential conditions.《Static Timing Analysis for Nanometer Designs A Practical Approach 》
这段话可以解释STA不检查上述问题吗?
 楼主| 发表于 2013-9-27 22:49:21 | 显示全部楼层
8k的时钟作为CLK,而DATA是8K的二分频信号与其他信号组合产生的。
 楼主| 发表于 2013-9-27 22:51:26 | 显示全部楼层
DATA信号的占空比发上变化
发表于 2013-9-29 17:21:12 | 显示全部楼层
本帖最后由 yic2000 于 2013-9-29 17:24 编辑

你是不是set_false_path了啊?那样当然有路径会出错,STA却不报...
 楼主| 发表于 2013-9-29 18:23:52 | 显示全部楼层

图一

图一

图二

图二

这个问题涉及到负延迟,如图二,只要数据在红色框内不变化,数据都能正确的采到。在STA中是可以识别负延迟的,认为采集到的数据是低电平(实际也是采到低电平)(图一)。但是在modelsim中,不识别负延迟,而是把负延迟标记0.所以在modelsim中认为应该采集高电平但是高电平又不满足建立时间,所以报错。

是不是这样???求正解

发表于 2016-7-21 22:04:39 | 显示全部楼层
markyixia
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条


小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-30 10:38 , Processed in 0.023305 second(s), 8 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表