在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 13686|回复: 17

[求助] cadence中用mos管做电容的问题

[复制链接]
发表于 2013-9-18 15:36:49 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
在cadence中使用nmos管源漏短接做电容,这样的电容的大小是哪个参数呢
QQ图片20130918153819.jpg
发表于 2013-9-18 17:04:56 | 显示全部楼层
回复 1# cp0807


    这个是看不了的,需要自己仿真,手算一下仿一下port
发表于 2013-9-18 21:40:59 | 显示全部楼层
用个激励电流看一下即可
 楼主| 发表于 2013-9-21 17:22:40 | 显示全部楼层
回复 3# semico_ljj


    加激励和电容仿了一下,发现这个的电容和Cgg是一样的
 楼主| 发表于 2013-9-21 17:24:17 | 显示全部楼层
回复 2# china8894


   好的,。谢谢
发表于 2013-9-22 15:12:28 | 显示全部楼层
觉着跑个DC,看Cgd 和Cgs参数就行了
发表于 2013-9-23 09:07:13 | 显示全部楼层
回复 4# cp0807


    加电流激励如何仿真MOS管电容?
发表于 2013-9-23 14:14:43 | 显示全部楼层
cgg,正解
发表于 2013-9-24 08:16:32 | 显示全部楼层
对于电容有I=C*dv/dt => C= I/(dv/dt). 是Cgg
发表于 2013-9-24 08:31:44 | 显示全部楼层
回复 9# ksg12


    了解了,谢谢
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条


小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-6 15:31 , Processed in 0.031220 second(s), 10 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表