抗混叠滤波器要在fs下达到多少dB的抑制才好?

youngs

问个基础问题，一直没搞清：
      ADC前端的抗混叠滤波器一般定义截止频率fc=fs/2.56   
      对于一阶RC滤波器， fc=1/(2*pi*r*c) ，在fs处的抑制貌似很小，这能达到抗混叠滤波吗？   抗混叠滤波器对fs处的噪声抑制要求一般为多少啊？
      请问抗混叠一般要求在采样频率下达到多少倍抑制才好？

youngs

自己助攻一记

朱立平

你可以用2nd order anti-alias filter, 或是採用超取樣ADC (不一定要用sigma delta, 用Nyquist rate ADC 再超取樣, 後面可以再用digital low-pass decimation filter,或是digital lowpass filter, 再加 digital inband frequency compensator (2~3 order IIR)) 看規格需求設計你的電路頻寬 注意PCB走線

youngs

回复 3# 朱立平

你好   我用的是sigma-delta ADC  带宽2k, 采样时钟fs=512k, 128倍过采样，后有数字抽取滤波器为sinc2型FIR滤波器，其第一个下陷点为4K，查到的资料上说：理论前端抗混叠滤波器只需滤除n*fs处的噪声，但是这个该怎么解释？滤除n*512k处的噪声，使其衰减到1/2LSB吗？

朱立平

N*Fs +- BW 之處才是 anti-alias 要處理的部分 其他都會被 digital filter 濾掉 濾完後之alias當然是越小越好

dreamings

回复 5# 朱立平


   朱老师你好，   我现在在做数字CIC滤波器，输入的512Kbps，输出2Kbps，带宽1K，OSR=256.我设计了四级结构，CIC，CFIR，half1,half2;其中CIC抽取率为32，在频谱分析的时候发现在极点附近出现混叠，看到资料说可以通过两种方法解决，一是增大采样频率，二是降低抽取率。我的采样频率是固定的512Kbps，所以没法动，第二种方法也不好使。还有一点，我用代码直接做出来的滤波器的频谱是符合要求的，可是我再用同样的参数用FilterBuilder做出来的频谱分析竟然不一样，混叠很严重，甚至要超过信号的幅度。我现在很着急，真心希望老师给我指导指导，非常感谢！谢谢！

11111qqqqq

没有人说明白阿

朱立平

您太客氣了 很抱歉這兩天有點忙 沒上線

CIC濾波器 就是COMB (sinc)濾波器 其系統等效  =>  

((1-z^-M)/(1-z^-1)/M)^k  -> downsample M -> output

等於

(1/(1-z^-1)/M)^k  -> downsample M -> (1-z^-1)^k -> output

其中 M:為down sample rate , k:為order,

其實 ((1-z^-M)/(1-z^-1)/M) = (1+z^-1+z^-2+...+z^-(M-1))/M 就是moving average

COMB一句話說穿了: COMB就是 k個moving average串起來,再降頻M倍
所以您可以用k個moving average (sampling frequence = SDM sampling frequence) 直接看您系統各個頻率的頻率響應 (for COMB filter) 再 down sampling. (time domain & frequency domain 都要做分析)

用COMB其實alias應該會很小 因為alias頻率都在COMB frequency response接近0的地方,附近的頻率,而且你都做到4階了,COMB在alias頻率的頻率響應一定非常非常小.


一般decimation filter是用COMB down sampling to 4 times Nyquist frequency, then series 2 half-band filters each down sample 2 times, then series a frequency compensation filter (2th or 3rd order IIR) and a optional high pass filer (filt out the DC component).

您如果用Verilog做就不會發生積分器爆滿的問題了 因為Verilog會自動overflow 然後在輸出(COMB 輸出)自動迴轉回來正常數字範圍 如果您要用數學軟體模擬要做overflow迴轉機制(就跟Verilog一樣)盡量用Matlab自己手寫程序最好(也可以用C語言 盡量用手寫程序比較可靠) 這樣掌控性最好 用一些simulink功能可能不太可靠 (設計IC盡量不要靠tool, 第一靠思考,第二才靠手寫程序分析,tool用的越少越好,很多華而不實的tool把他們捨棄吧. 設計IC要靠基本功(思考與理論基礎),不是靠tool, tool不是不用是用的越少越好.). 要做frequency domain & time domain 分析. 著手設計前一定要先做數學理論分析與 Matlab (or C 語言) 系統模擬,設計出來的東西才是你要的.

不知道有沒有回答到您的問題?

kimi_xiaoben

好详细哦～新手也能看懂啦～～