在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 3217|回复: 6

[资料] System Verilog for Verification

[复制链接]
发表于 2013-9-12 17:36:09 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
SystemVerilog for Verification
A Guide to Learning the Testbench

Third Edition
SystemVerilog for Verification.pdf (10.01 MB, 下载次数: 158 )
发表于 2013-9-12 19:09:26 | 显示全部楼层
为什么这么多英文啊,看不懂啊,苦逼啊。
 楼主| 发表于 2013-9-12 22:24:09 | 显示全部楼层
回复 2# 陈子建


   没办法,搞这个工作很难避开英文
发表于 2013-10-22 13:45:19 | 显示全部楼层
正好需要用到,謝謝分享
发表于 2013-10-22 15:57:11 | 显示全部楼层
学习,学习,多谢!
发表于 2013-10-22 19:12:26 | 显示全部楼层
来看看
发表于 2013-11-3 15:50:02 | 显示全部楼层
回复 1# lovelaner


    多谢分享!!
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条


小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-22 01:14 , Processed in 0.026697 second(s), 11 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表