求教各位前辈，大整数求余电路的设计方案

zhanglinlin0514 · 发表于 2013-8-27 17:03:35

您需要登录才可以下载或查看，没有账号？注册

x

本人近期要做一个大整数求余数电路，A/B=X.....R；要求求得的最终结果为R。其中，被除数A（256位）已知，除数B是上一级模块的输出（256位）。

shiyinjita · 发表于 2013-8-28 12:03:20

模2

zhanglinlin0514 · 发表于 2013-8-30 09:54:37

回复 2# shiyinjita

你说的模2是不是就是串行移位的除法器？

sunchpku · 发表于 2013-8-30 10:34:20

猜lz是做public key的加密算法。

zhanglinlin0514 · 发表于 2013-8-30 16:26:58

回复 4# sunchpku
看样子遇到了研究相同方向的了。
课题组研究ECC的，我原本设计了一个256位的无符号除法器电路，在xilinx ise XC4VLX15 平台，只能跑到90M。实在是有点不太满意，故而上来求助。

shiyinjita · 发表于 2013-8-31 12:25:13

回复 3# zhanglinlin0514

用并行的方式做啊

zhanglinlin0514 · 发表于 2013-9-1 14:07:56

回复 6# shiyinjita

能不能说的更清楚点？谢了

[求助] 求教各位前辈，大整数求余电路的设计方案