pcie pcs接口设计的注意哪些方面

asicyang · 发表于 2013-8-10 13:45:10

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要登录才可以下载或查看，没有账号？注册

x

现在在做PCS设计，比较头疼serdes一些时间参数配置的具体含义，想跟有这方面经验的大侠讨论下。

shiyinjita · 发表于 2013-8-13 07:52:53

？你先把GTP搞定啊，gtp包含了PCS和PMA的，而且为什么要单独控制PCS呢？

asicyang · 发表于 2013-8-13 22:58:11

mac，PCS，独立开发的，serdes是买的IP，所以就是不太懂serdes的哪些参数比较重用，关键点就是速率切换，power state change，LTSSM STATE,这些东西感觉都懂一点点，但是不能很好的串起来，看看楼主有啥好的建议。

shiyinjita · 发表于 2013-8-13 23:55:37

回复 3# asicyang

serdes中包含了PCS,PMA，PCS包含了扰码，编解码等，看你需要，当然最好配置为扰码，编码,数据接口，这也就是你说的速率，看是多少位，8，16，20等等，这些都有推荐数值的

教父 · 发表于 2013-8-14 11:21:35

你可以先去看看PIPE3标准协议，然后就是要弄明白SERDES接口的的信息，你买的SERDES IP， IP提供商一般会给你一个SPEC，上面有SERDES每个输入输出口的定义，你要关注的PLL 分频比，PCS系统时钟的来源于规划，还有就是SERDES本身的POWERDOWN控制，应为在PCIE中，不同状态下会有不同的功耗管理，的呢过控制逻辑都是在PCS实现的， PCS本身就做8B/10B编解码，扰码，弹性缓冲器，COMA数据对齐等SERDES部分控制逻辑。

zeiny · 发表于 2013-8-14 15:38:02

学习了，感谢！

asicyang · 发表于 2013-8-14 23:26:48

回复 5# 教父

你好，如果mac发给phy一个power down信号，假设从p0top1, 首先serdes给的时钟不会关断，从而phy给mac的时钟不会关断，然后mac给phy 发送EIOS,使serdes TX进入电器空闲状态，pipe接口上的txelecidle是在发送完EIOS之后才拉高的。对端会接收到EIOS，RX会不会进入到电器空闲状态？是否对端的PHY发给MAC一个RXELECIDLE，然后对端的MAC也发出一个power down给PHY，然后mac给phy发送eios, 对端TX进入电器空闲，发送端在接收到eios之后，Rx 会不会进入电器空闲？整个link的过程是否正确，如果只单看PCS，当serdes接收到EIOS时候，您指的serdes powerdown参数应该用来做什么的。

教父 · 发表于 2013-8-16 14:35:13

对于MAC，如果想让链路置于电气空闲，发送端必须首先发送EIOS，而且符合协议的标准，接收端探测到接收的数据是IDL时，就确定链路将要进入电气空闲，此时激活器其电气空闲。我上面所说的powerdown管理是只SERDES本身的功耗管理，比如在PX 状态下需要关掉TX或者RX有或者是PLL的时钟。

9065574912 · 发表于 2013-11-22 16:48:18

回复 5# 教父

楼主的理解和我的理解相似，研究很长时间mac部分啦

wmlsia · 发表于 2015-9-10 19:20:30

学习！

[原创] pcie pcs接口设计的注意哪些方面

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

相关帖子

站长推荐 /1