在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 4069|回复: 9

[求助] 关于pll噪声仿真问题

[复制链接]
发表于 2013-6-24 16:04:40 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
小弟最近在做pll的噪声仿真,通过pss+pnoise仿真出各模块的噪声
下图是VCO的仿真结果,频率为1.38G
Screenshot-1.png
这个图是正确的吗?为什么会有100dbc/Hz这样的结果?
另外,假如所有模块都有pss+pnoise的结果,通过传输函数建模出来的结果就是最后的噪声值嘛?通过tran仿出来锁定时的jitter与这个结果是什么关系呢?
 楼主| 发表于 2013-6-24 20:32:06 | 显示全部楼层
自己顶一个
发表于 2013-6-25 20:10:40 | 显示全部楼层
同问。。。。。。。。。。。。。。。。。
发表于 2013-6-26 14:06:25 | 显示全部楼层
不太清楚你的意思,不过貌似你这VCO性能不咋地啊,是RING VCO吧?
发表于 2013-6-26 15:59:10 | 显示全部楼层
楼主的“为什么会有100dbc/Hz这样的结果?”是在惊叹性能太好,对吧? 好像-90dbc/HZ@1M,对ring osc应该还算靠谱吧  菜鸟我猜测
发表于 2013-6-26 16:07:18 | 显示全部楼层
我也认为你这性能不咋地。。。
 楼主| 发表于 2013-6-26 20:08:02 | 显示全部楼层
回复 4# ninkg


    是ringVCO哈,就是想请教一下为什么会有正的值出现呢?按我自己的理解应该都是小于0的值。
 楼主| 发表于 2013-6-26 20:10:11 | 显示全部楼层
回复 6# wpbuaa


    就是一个普通的ringVCO,想请教一下为什么会有正值的出现呢?按我自己的理解应该都是小于0的值。
发表于 2013-6-26 21:28:51 | 显示全部楼层
理论上说在小于1Hz时会有可能出现大于0dBc/Hz的情况的。实际上由于仿真器和模型本身的问题,1/f噪声到极低频的仿真结果是不可靠的,没什么参考价值。有用的是1/f噪声与热噪声的拐角频率以及噪底。
另外个人认为噪声很大程度是种随机现象,是无法用trans仿真的。所以trans仿真出的jitter应该只是周期性jitter,不包括随机jitter。
发表于 2023-8-12 00:06:10 | 显示全部楼层
楼主解决了吗,我仿的pnoise也出现了大于0的dbc/hz
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条


小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-15 12:33 , Processed in 0.023240 second(s), 8 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表