ddr3布线疑问

sczh01 · 发表于 2013-3-12 22:45:21

对应该是最大的不过还是看具体的应用比如因为DDR3颗粒比DDR2 DDR的便宜很多所以一些低速也用DDR3 如果是这样参数是可以放宽很多的

ylanglu · 发表于 2013-5-7 19:26:34

yes, it means plane target impedance

awakelion · 发表于 2013-5-8 16:12:04

目标阻抗的说，是正解。

blursj · 发表于 2013-5-17 14:53:14

学习了。。。感谢分享

lustephen · 发表于 2013-5-19 10:52:43

同意楼上所说
应该是最小电容最大目标阻抗

honejing · 发表于 2013-5-29 23:00:27

＂Minimun DDR 1.5V plane capacitance of 1150pF with Z of 0.94Ohhms＂

這句話的涵意分兩層面：
一是要求你的 Power / Ground plane 的面積所形成的平板電容值不能小於 1150 pF，亦即間接限制出你的Power/Ground 的面積大小。
C = (Er*E0*A) / d 。

二是間接要求 Power/Ground plane 的幾何形狀，即 L 的大小，因為平板電容的阻抗 Z = 根號 (L/C) ，把 C 與 Z 的值訂出來，就相當於訂出了面積的形狀，即長寬比例。
設計者可以依據你的製程來決定介質材料、介質厚度、與平面幾何形狀。

應該無關於所謂目標阻抗，目標阻抗應該是頻率的函數，以上供大家參考。

littlelee · 发表于 2013-5-31 15:45:34

回复 17# honejing

楼上兄弟的解释，更加详尽！

wmeee · 发表于 2013-7-8 13:15:41

菜鸟表示不懂

bmw23367 · 发表于 2013-7-10 10:03:15

学习学习

sharp0 · 发表于 2013-7-10 18:36:57

THANKS!

[求助] ddr3布线疑问

站长推荐 /2