在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 12576|回复: 12

[求助] ams混合信号仿真 netlist

[复制链接]
发表于 2013-5-24 16:38:40 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
现在做一个数模混合系统,利用Cadence ams进行混仿。开始的时候数字部分用RTL代码,在Cadence中建立functional模块,就可以使用ams进行混仿。现在我已经用Design Compiler将RTL代码综合为门级网表,采用的是VeriSilicon Smic18的标准单元库。然后在Cadence中建立functional模块,并将门级网表复制过来,再进行ams仿真,发现Hierarchy Editor中标准单元如FFDRHD4X等无法识别。但是我的标准单元库中只有Cadence的symbol库,加载进Cadence后Hierarchy Editor仍然找不到用于仿真的View。标准单元库中还有一个smic18_ll.v的verilog文件,包含所有标准单元的verilog描述,但是Cadence又不认这个文件,说是无效的Cadence库文件。现在不知道该怎么办?有人用ams进行过模拟和数字门级网表的混仿吗?标准单元怎么处理啊?或者说综合后怎么说明得到的门级网表功能正确?只用看综合生成的report?请大家多多指教啊!
发表于 2013-5-24 21:00:25 | 显示全部楼层
在simulation这个菜单的option里面,可以添加这个标准单元的.v文件 。
 楼主| 发表于 2013-5-27 10:05:01 | 显示全部楼层
回复 2# gubo1

能说的更详细一些吗?我现在的方法大概是把这个smic18_ll.v文件复制过来,在Cadence里建立一个functional。我好像没有在option中找到添加这个.v文件的地方?
发表于 2013-6-28 09:56:42 | 显示全部楼层
回复 3# cyydx


    搞定了没?我的做法是新建一个library,先对stc_cell.v 进行import verilog, 后对TOP.v进行import verilog.就可以了。   我现在的疑问是:用这个方法进行AMS仿真时,如何观测数字里头的某一个信号呢?很难查到该信号?
发表于 2014-2-17 12:00:13 | 显示全部楼层
路过,学习中。
发表于 2014-4-11 00:33:17 | 显示全部楼层
回复 4# whynoreason
请问您是怎么讲标准单元.v文件导入生成新的Library的? 我试了没成功。那个import structural module as"***", 里面是选什么呢? 我生成的library里面的标准单元里面只有symbol没有verilog。 能请您具体点说说,导入的文件是几个,导入的设置是怎么样的吗?
发表于 2014-11-20 10:58:08 | 显示全部楼层
import structural module as"***",选择有functional的就可以了
发表于 2015-1-16 06:12:46 | 显示全部楼层
路过,学习中。
发表于 2016-1-5 15:40:30 | 显示全部楼层
路过,也在研究这个问题~
发表于 2016-3-8 22:48:57 | 显示全部楼层
受教了
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条

×

小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-25 04:35 , Processed in 0.023760 second(s), 10 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表