在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 6959|回复: 8

[求助] 求助:VCDL输入信号问题

[复制链接]
发表于 2011-7-11 10:00:16 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
我正在做DLL,看了一些资料,也仿真了一些VCDL的电路结构,有一个问题,就是采用模拟的VCDL,自偏置对称负载结构的延时单元,输入是直接加参考信号方波吗?这样仿真出来好像每一级的延时不一样,第一级的输出没经过整形电路也不会是方波,第二级的输入就和第一级不一样,产生的延时也会不一样,是不是每一级后面都要先经过整形,整成方波才能输给下一级呢?希望高手帮忙解答一下。
 楼主| 发表于 2011-7-14 23:13:24 | 显示全部楼层
怎么没人帮忙解答?VCDL的输入时钟是方波吧?第一级延时和后面几级的延时不一样啊,是我延时单元设计问题吗?
发表于 2011-7-15 10:00:48 | 显示全部楼层
最近也刚开始学DLL,如果不嫌弃是新手可以交流一下,QQ 251631669。
发表于 2011-7-17 17:06:22 | 显示全部楼层
应该是的
发表于 2013-4-24 10:35:18 | 显示全部楼层




    问你一下啊,我单独仿真一个VCDL的时候,我要的DLL的工作频率范围是50MHz到150MHz,也就是延迟大致是6-20ns,我在输入加入了一个方波周期是6ns,我是要调试使延时单元的控制电源Vctrl在1V到5V变化时,延时时间能达到6-20ns的范围吗?如果我加150MHz这不是又变了吗?VCDL到底是怎样仿真的呢?谢谢了。。
发表于 2014-6-16 21:30:09 | 显示全部楼层
同问啊。。。。。。。
发表于 2014-6-20 00:23:50 | 显示全部楼层
不是很明白,我用的是单端的,两个反相器级联的结构。很想交流一下
发表于 2014-6-21 13:03:21 | 显示全部楼层
回复 7# owod


   求交流。。。。。。
发表于 2017-11-23 20:48:55 | 显示全部楼层
回复 5# kechaoli


    请问延迟线的延时时间随电压变化的曲线怎么仿真?急急急
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条


小黑屋| 手机版| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-12-26 16:48 , Processed in 0.021122 second(s), 7 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表