sp仿真输入阻抗

魂断IC · 发表于 2013-3-16 18:36:20

您需要登录才可以下载或查看，没有账号？注册

x

请教大家一个问题：
我用cadence仿真电路的输入阻抗，信号是加在MOS管的栅极，原理图如下：
原理图.jpg

然后我用sp仿真，通过ZM看zm1（输入阻抗）的实部，结果发现在2M左右会是负数，让我很纳闷，请教大家有谁能给我指点一下嘛？还是我仿真方法不对？
输入阻抗实部曲线：实部.png

eric_ee · 发表于 2013-3-16 19:22:26

这是在做滤波器吧。。。。M1 M2 其实构成了源级跟随器。在源跟随的输入端看到负阻是很正常的。输入负阻有可能让电路震荡。

魂断IC · 发表于 2013-3-16 20:02:31

回复 2# eric_ee

是的，是在做滤波器，源级跟随会引入负阻我还不了解，请问有没有什么资料讲解这个，以及修正源级跟随的负阻的吗？这个问题苦恼我一段时间了，麻烦帮助一下吧！

魂断IC · 发表于 2013-3-16 22:18:36

顶一下，别沉了，希望更多地大牛能看到，帮忙解决一下！

魂断IC · 发表于 2013-3-17 12:17:46

问题还没解决，再顶一下，希望大神能告诉解决办法！

帕帕卢卡斯 · 发表于 2013-3-17 16:36:24

回复 1# 魂断IC

不懂，坐等大神分析

魂断IC · 发表于 2013-3-18 12:45:35

期待大神给出指导啊，谢谢了！

appleyuchi2 · 发表于 2013-4-19 18:15:39

回复 7# 魂断IC

你把电路所在的文献说一下，我试着做做看

PERRY_C · 发表于 2014-9-25 00:20:16

你好，我想问下，输入阻抗太小的话会影响前级的电压输出，如果通过加一级源随器来增大输入阻抗呢？应该怎么来设计？

totowo · 发表于 2014-9-25 14:22:43

就是负阻啊，不稳定，还有什么好说的吗？

但如果放到电路里，因为电路里还有其它正阻抗，最后整个电路有可能还是稳定的。

请教大家一个问题：
我用cadence仿真电路的输入阻抗，信号是加在MOS管的栅极，原理图如下：

然后我用sp ...
魂断IC 发表于 2013-3-16 18:36

登录/注册后可看大图

[求助] sp仿真输入阻抗