在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 7807|回复: 8

[求助] 关于SOC芯片的DFT可测性设计,有人已经在应用IEEE 1500了么?有EDA软件实现么?

[复制链接]
发表于 2013-1-24 21:20:03 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
关于SOC芯片的DFT可测性设计,有人已经在应用IEEE 1500了么?有EDA软件实现么?最近我在学习最新的DFT技术
了解到IEEE1500标准,感觉是个很强大的标准
现在貌似国内还没怎么应用?
我自己想,现在的IP核测试只能靠自己写wrapper和控制器,想问问有没有什么软件支持吗?感谢
发表于 2013-1-25 09:29:25 | 显示全部楼层
1500国内用的大把。。。。完全没任何技术含量的东西。。
发表于 2013-1-25 10:01:38 | 显示全部楼层
怎么评论?这样子?学到了
发表于 2013-4-3 18:15:49 | 显示全部楼层
国内有用的呀!
发表于 2013-4-19 22:01:34 | 显示全部楼层
楼主太不了解了吧,IEEE1500早都用了,也没什么新奇,就是JTAG数据寄存器稍微变了一下
发表于 2013-4-20 21:45:22 | 显示全部楼层
goood
 楼主| 发表于 2013-8-25 21:33:05 | 显示全部楼层
回复 2# eeares


   额。。。那想请问下,1500是自己写代码的么?还是能够通过EDA工具?~过了这么久才回复。。。sorry~
发表于 2013-8-27 06:43:59 | 显示全部楼层
回复 7# zkalexzk


   both ways are fine. it is ieee standard.Most eda tools support 1500 for years
发表于 2018-12-22 18:13:00 | 显示全部楼层
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条


小黑屋| 手机版| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-1-9 23:03 , Processed in 0.022931 second(s), 9 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表