关于后仿真中SDF文件的hold time的负值问题(已解决供参考）

zeushuang

各位，我在进行后仿真的时候，发现后仿真报了一个$setuphold的timing violation，检查limits发现，其limits为（0.3，-0.2）。

hold time的limits有时候为正值，有时候为负值，现在想请教下，其负值该怎么解释比较合理？

海天之间

个人理解：hold time为负值，意味着此级触发器的Clock可以容忍一定程度的偏差。
Tskew1+Tcq+Tlogic+Tsetup>=Tskew2+Thold
Thold为负，则Tskew2有较大的变化空间。

zeushuang

个人理解：hold time为负值，意味着此级触发器的Clock可以容忍一定程度的偏差。
Tskew1+Tcq+Tlogic+Tsetup ...
海天之间 发表于 2013-1-17 16:07

                               
登录/注册后可看大图

非常感谢你的回复。
我不大理解，能解释的清楚一点吗？或者画个图？
hold time的正值和负值有什么区别？

zeushuang

setup 和hold的图，

setup 和 hold

hold time怎么算负值？

acmilan2222

负的hold time意味着系统更容易满足要求了啊 setup time和hold time形成的窗更小了 也就是信号保持的时间可以更短了

ztwhzy

保持时间为负值 怎么理解  负的保持时间是不是会将建立时间缩短 信号还能被时钟边沿采集到么

wei888555

等待大牛 给讲解

zeushuang

在论坛搜了一下，看完全部回答，都没有回答到hold time的负值该如何理解的问题。
继续求大牛！

plummer

当input transition time> output transition time时，delay为负值
所以hold time可能会出现负值，参见4-13
Synopsys_Timing_Constraints_and_Optimization.pdf (3.82 MB, 下载次数: 1288 )

2013-1-23 09:39 上传

点击文件名下载附件

cxl666

上面的说法是对的，那个负值也不是真正的负值，由于计算点（是fall /rise 50% ），响应信号转换速率相对于输入慢的话就会出现测量或计算上的负值了。