求助，关于数模混合电路干扰的问题

lionelwait

做了一个smic18工艺的电路，里面有模拟模块有源滤波器和PGA。这两个模块都是会受到数字模块的控制字控制。
数字模块是在一定时钟下工作的。仿真的时候，两个部分用了同样的电源地。并且电源地上都加了绑定线。所以，在仿真瞬态的时候可以看到
在时钟的上升沿，数字模块的有瞬间的电流脉冲，导致绑定线上压降增大，VDD，gnd随之波动。同时给到模拟部分的控制字1或0也是波动的。而模拟部分与之相连的就是开关，开关和这三个脚相连。开关的另一端连接到模拟的输出，所以这种波动直接耦合过去了。

目前，我能想到的比较好的办法是用不同的电源。然后控制字从数字出来之后加buffer。buffer的电源由模拟部分提供，模拟部分不会有大的脉冲电流。这样，buffer输出的控制字的波动就被减小了。
不知道还有什么更好的办法。加解耦电容不是很理解，而且对于芯片来说，也不现实，太占面积。
求大神指导。

xi8meng

lionelwait,您说的是bonding线是指在仿真中加入了寄生电阻和寄生电感吗？因为看不到您的仿真电路图，不知道您的donding线是怎么加的？
按道理您的数字模块输出是1，0数字信号，那小范围的扰动应该不会影响电路性能呀。另外，关于描述的开关连接我还是没理清，如果可以最好还是贴图。
继续讨论

lionelwait

回复 2# xi8meng
bonding wire就是加了电感和电阻的。这是我设计的其中一级的PGA。

服务器有问题，所以只好画了一个。大概就是这样。传输门开关的控制字是来自于在一定时钟下工作的数字模块。所以就是在上升沿下降沿的时候，脉冲电流导致了VDD和GND的波动，所以传输门的VDD和GND以及控制字都会有这个波动(不是每个周期控制字都会变，但是这个波动总是有的)。所以归根结底还是脉冲电流导致VDD 和 GND的波动，进而通过开关耦合到了模拟的输出。我帖子里提到的方法，就是不同电源，然后加一个buffer效果还是比较明显的。目前就是能不能有其他比较正规的方法，感觉这个比较屌丝。

xi8meng

大致理解了LZ的问题，您的问题是：数字控制码在变化时候，开关动作会耦合到运放环路，使得模拟输出受到干扰。不知我的理解对不？
这种短时间内的干扰在你的电路里面应该是难以避免的，那您的系统对这种干扰的容忍度是怎么样的？即输出电压受到的干扰不能超过多大？
我觉得干扰主要原自于传输门中Cgs和Cgd的耦合作用，即控制信号通过上面两个电容耦合到运放的输入结点上。所以我觉得有个地方可以考虑，一是减小传输出门的WL从而减小上面两个耦合电容；二是增大受干扰结点到地的电容，使得耦合过来的信号通过相对较大的电容滤掉。（这里要注意不能影响模拟环路）
一点愚见，欢迎继续讨论。

sophiky

如果这个瞬时的波动对你却是有影响的话（比如射频里面的基带处理），加个buffer是不错的选择；
如果PGA后面接的是类似ADC模块，那么其实对这种波动不敏感，把相位错开就行了。

你是学校里面的项目？还可以自己定义电源地分组的哦。。。

dongzz201

你的数字模块多吧？包含CPU在里面？
如果是这样的话，能够区分不同的电源，那就最好了。如果不行，可以考虑多PAD BONDING在一起，其中一对PADS供给模拟模块。如果这些都不允许，就在设计上面多多考虑一下了，比如使用差分或者伪差分的办法。

lionelwait

回复 6# dongzz201
嗯，是差分的，我就是想把单端的搞得更好一点

lionelwait

回复 4# xi8meng
其实本身就是差分输出，相减之后，这种问题会好很多。我就是想把单端做的好一点。的确减小耦合电容是个不错的办法。在输出加上滤波电容应该也是可以的。目前来看，可以在芯片内部的，就是我提到的那个分开电源，中间加buffer效果比较明显。谢您了。

lionelwait

回复 5# sophiky
您说ADC对这种波动不敏感，然后相位错开。对这两句话都不太理解。能进一步解释一下吗？谢了。

sophiky

回复 9# lionelwait

    ADC（或其他开关电容电路）是包含采样过程的，大多数情况下，这种波动只会维持很短的时间，ADC等开关器件只是在采样要结束的时候要求其前端信号准确，所以多数情况只需要把波动的相位与ADC敏感时的相位错开（如果能）就OK了。