设为首页收藏本站
在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名：电子顶级开发网)

手机号码，快捷登录

手机号码，快捷登录

找回密码

  登录   注册  

快捷导航
创芯云服务  : 创芯大讲堂  | 创芯人才网 | 数字IC职业培训  EETOP诚邀线上IC培训讲师!
搜帖子
EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › Analog/RF IC 设计 › Analog/RF IC 设计讨论 › PLL仿真结果的分析
返回列表 发新帖
查看: 3418|回复: 7

[求助] PLL仿真结果的分析

[复制链接]
baiyawen
发表于 2012-12-19 14:34:49 | 显示全部楼层 |阅读模式

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要 登录 才可以下载或查看，没有账号？注册

x
图片1.png     图片2.png    
如图所示是我仿真PLL时控制电压的输出结果，我觉得奇怪的是Vtrl的值应该是从0V开始上升，可是我这里却是从电源电压开始下降，可是我并没有在仿真的时候给予Vtrl一个初始值，照理说应该是0V才对呀，还是说由于一开始CP没有工作，CP所有的管子都不工作，使得输出就是为电源电压？CP的电路图如上所示，请各位同学帮我看看！感激不敬！
电路图, 如图所示

相关帖子
回复

举报

shadowsun
发表于 2012-12-19 17:09:30 | 显示全部楼层
电路可能有多个简并点，仿真的时候最好初始化一下
EETOP创芯人才网职位发布入口
回复 支持 反对

举报

尘下之尘
发表于 2012-12-19 17:25:53 | 显示全部楼层
为什么是从10us vc才开始下降，即便vc初始值为vdd，那也应该使能之后就开始有下降的趋势啊，感觉是不是哪个信号设置的有点问题，
回复 支持 反对

举报

尘下之尘
发表于 2012-12-19 17:29:39 | 显示全部楼层
给vc赋 一下初始值0 看咋样
回复 支持 反对

举报

nesta
发表于 2012-12-20 10:15:34 | 显示全部楼层
你的电路有可能是初始CHP截止状态时PLL-UP比PULL-DN强，所以就把VC拉高了
EETOP创芯人才网简历投递入口
回复 支持 反对

举报

baiyawen
 楼主| 发表于 2012-12-20 22:48:13 | 显示全部楼层
回复 2# shadowsun


    这个电路里应该不存在简并点的问题吧，难道在CP电路里面再添加一个启动电路？
EETOP创芯人才网职位发布入口
回复 支持 反对

举报

baiyawen
 楼主| 发表于 2012-12-20 22:49:20 | 显示全部楼层
回复 4# 尘下之尘


    这个仿真结果就是VC=0的时候，应该是我的CP一开始就没工作？
EETOP创芯人才网简历投递入口
回复 支持 反对

举报

baiyawen
 楼主| 发表于 2012-12-20 22:52:32 | 显示全部楼层
本帖最后由 baiyawen 于 2012-12-20 22:53 编辑

回复 5# nesta


我也觉得应该是CP出问题了， 3.PNG ，理想的情况下CP的输出电流应该是这样的。
但是我不知道应该怎么调节才能有这样接近的输出，但是我的管子电压稍微变化，电流的变化也很大。应该如何调节呢？
EETOP创芯人才网职位发布入口
回复 支持 反对

举报

返回列表 发新帖
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条


小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-24 17:00 , Processed in 0.023037 second(s), 8 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表