在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 3325|回复: 13

[求助] AISC设计中cell的delay直接到单元库中查么?

[复制链接]
发表于 2012-12-18 17:13:35 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
如题,谢谢
发表于 2012-12-18 20:58:02 | 显示全部楼层
一般来说,一个cell的delay在lib中是以二维表来表示的,横纵坐标分别为transition和load,对应着delay

书上都有说,拿一个lib做reference,对着书,或者教材好好看看就知道了
 楼主| 发表于 2012-12-19 12:36:12 | 显示全部楼层
回复 2# joemool


    谢谢joemool,我想确定的是:在实际的placement之后,如果要做时序分析的话,cell的延时是(1)直接查(2)查完后,再做些其他处理,是(1)还是(2)?谢谢
发表于 2012-12-19 13:10:36 | 显示全部楼层
先把你认为的“再做些其他处理”解释清楚
发表于 2012-12-20 08:13:07 | 显示全部楼层




   placement做什么时序分析,没什么意思,做时序分析至少还是在CTS之后
 楼主| 发表于 2012-12-20 09:23:35 | 显示全部楼层
回复 4# 陈涛

谢谢陈大,我的意思是同一个cell放置于layout的不同位置,即周围环境完全不同,那么在做时序、功耗分析时,如果输入transition和输出cap一致的话,这些相同cell的delay、output transition、power是否一致?不管是否一致,请问当前的处理方法是什么?谢谢
 楼主| 发表于 2012-12-20 09:25:48 | 显示全部楼层
回复 5# joemool


    谢谢,那在CTS后,4楼的理解希望给个建议,谢谢
发表于 2012-12-20 09:31:15 | 显示全部楼层
同一个cell,输入transition和输出cap一致,但是位置不同的话,延时、功耗的计算还得考虑PVT的不同,也就是OCV
发表于 2012-12-20 09:34:46 | 显示全部楼层
回复 5# joemool


    JOEMOOL版主 你帮我推荐一些教材或者资料好吗,有关静态时序分析的最好。因为我知道你也在学校里,或许你推荐的会更适合我一些 谢谢
发表于 2012-12-20 09:51:39 | 显示全部楼层
8楼说的对,还有其他影响delay的,比如AOCV里面的级数,PBA
结论是即使输入transition和输出cap一致,也无法保证delay相同
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条

小黑屋| 手机版| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-2-26 14:43 , Processed in 0.023081 second(s), 6 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表