在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 10606|回复: 47

[资料] System-Level Simulation for CT Delta-Sigma Modulator in matlab simulink

[复制链接]
发表于 2012-12-11 09:04:57 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
一篇不错的关于non-idealities of CT SD AD建模的文, Clock jitter 等。

System-Level Simulation for Continuous-Time Delta-Sigma Modulator in matlab simulink.pdf

507.92 KB, 下载次数: 504 , 下载积分: 资产 -2 信元, 下载支出 2 信元

发表于 2013-1-18 14:26:20 | 显示全部楼层
回复 1# eilleenyang


   楼主,这片文章中说对jitter的建模可以用sign模块来时限,将他的采样时间间隔设置成一个可变的亮。

敢问这样可以吗?在simulink里面sample time 那个选项所设置的采样时间是一个固定值啊,如何用将randn生成的可变部分加入进去呢?
发表于 2013-1-18 16:42:54 | 显示全部楼层
回复 1# eilleenyang


    两外我看了里面不同jitter情况下,输出的PSD,我感觉这个明显掺水分了。给出的图根本不想在不同jitter情况下的影响,而倒是想频谱发生泄漏的情况下输出PSD。根据我自己做的jitter模型,应该是会抬高噪底

未命名.JPG
发表于 2013-1-18 17:29:09 | 显示全部楼层
不错的呀 !!!!
发表于 2013-1-18 17:42:50 | 显示全部楼层
靠 !!!怎么就是没钱呀!!!
发表于 2013-1-19 09:56:25 | 显示全部楼层
感謝樓主分享,謝謝 !
发表于 2013-4-1 21:36:30 | 显示全部楼层
学习了~~~
发表于 2013-4-1 21:37:21 | 显示全部楼层
学习了~~~
发表于 2013-4-8 17:54:21 | 显示全部楼层
回复 1# eilleenyang


    这篇paper 很好
发表于 2014-2-24 00:56:01 | 显示全部楼层
感謝 ~~~~
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-6 08:01 , Processed in 0.030116 second(s), 9 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表