集成電路設計中使用大電容該如何設計?

kkmannn · 发表于 2012-11-23 03:25:38

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要登录才可以下载或查看，没有账号？注册

x

請問各位關於三明治電容的設計佈局方式不知道該如佈局?

hezudao · 发表于 2012-11-23 04:21:24

回复 1# kkmannn

看设计手册，取决于工艺和你想干吗？

kkmannn · 发表于 2012-11-24 12:50:35

因為電路需求要使用到大電容雖然有許多不同的取代方式，例如可以在CHIP外部加一大電容，也可用MOS組合成主動大電容但我想試著學習BEHZAD RAZAV書裡提到的三明治電容。在1 poly 6 mater的工藝製程下製作三明治電容。已知電容是由兩層MATER去組合而成，但電容兩層之間的連接層是用VIVER去做連接嗎

andy2000a · 发表于 2015-5-22 09:52:52

回复 3# kkmannn

MOS組合成主動大電容

active cap 使用 cap multiplier 能放多大 ? 如同片上 vcc 可能一般须要 ~1u .
但是片上一般都是 p 级 , 使用cap multiplier 能放多大 ?
能到 1p -> 1000p 吗 ?

使用有那些限制 ?

pmdl_0706_cx.pdf (237.26 KB, 下载次数: 5 )

基於主動式電容放大電路之低通濾波器

[求助] 集成電路設計中使用大電容該如何設計?

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

相关帖子

站长推荐 /1