PLL中divider的设计

ustc_zg · 发表于 2012-11-20 10:39:26

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要登录才可以下载或查看，没有账号？注册

x

各位好！

   在pll设计时，一般VCO的输出是差分的，而PFD的输出是单端的，如果用差分的divider，最终还是要用其单端输出接到PFD的输入，差分的divider不是浪费功耗了吗？如果用单端的divider，VCO一般都是LC cross-couple的差分的，这样相当于VCO的差分用处已经不存在了？

   在用差分divider的时候，大家是不是认为在分频过程中的一部分共面噪声可以抑制掉，只不过差分的divider，只用其中的一端接到PFD上？

   初次接触PLL，请大家不吝指教！

谢谢！

castrader · 发表于 2012-11-20 12:07:27

VCO的输出接buffer，在BUFFER里面做双转单

ustc_zg · 发表于 2012-11-20 14:01:41

回复 2# castrader

buffer可以用运放实现吗？差分输入，单端输出接到divider？

谢谢！

bluess · 发表于 2012-11-20 14:42:59

这有什么浪费的，速度不高用单端，频率太快只能用差分的

gubels · 发表于 2014-3-26 23:48:23

回复 1# ustc_zg

ynoschematic

我不是在笑 · 发表于 2022-9-16 10:05:04

bluess 发表于 2012-11-20 14:42
这有什么浪费的，速度不高用单端，频率太快只能用差分的

学习了

zhangzhichaoA · 发表于 2022-9-19 09:06:41

别纠结这么多，自己看看divider链路的架构就明白了，divider链路中的可编程分频器的输出就是单端的

[求助] PLL中divider的设计

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

相关帖子

站长推荐 /1