PLL中divider的设计

ustc_zg · 发表于 2012-11-20 10:39:26

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要登录才可以下载或查看，没有账号？注册

x

各位好！

   在pll设计时，一般VCO的输出是差分的，而PFD的输出是单端的，如果用差分的divider，最终还是要用其单端输出接到PFD的输入，差分的divider不是浪费功耗了吗？如果用单端的divider，VCO一般都是LC cross-couple的差分的，这样相当于VCO的差分用处已经不存在了？

   在用差分divider的时候，大家是不是认为在分频过程中的一部分共面噪声可以抑制掉，只不过差分的divider，只用其中的一端接到PFD上？

   初次接触PLL，请大家不吝指教！

谢谢！