LDO设计讨论，附带自己的设计，诚盼高手分析，讨论，支招

bean123 · 发表于 2012-9-28 20:29:25

本帖最后由 bean123 于 2012-9-28 21:25 编辑

先算下你给的条件(1um负载电流），首先输出负载的极点：p2=1/2*PI*Rout*CL=5Mhz左右，增益在约55db，大概560倍。主极点p1=5Khz左右，这个看不太准确，从你的仿真图得到的信息。你的带宽在4Mhz左右，如果没有其他极点影响，带宽应在5K*560=3Mhz左右，这个基本符合。如果没有信号干扰，相位在30°左右，那么第二极点应该小于3M，这个基本也算符合吧。
现在你要提高相位的话，思路应该是在不增加增益的情况下，减小主极点位置。这样，主极点前移，你的带宽也跟着前移，在第二极点不变下，相位肯定会更好；所以这里用buffer级思路是错误的，这个不同于外接大电容负载的LDO，这个更像是运放的补偿（本质都是负反馈系统的稳定条件），buffer级会使第一级寄生电容减小而主极点更大，而思路1是矛盾的。
换成cascode的话因为增益会提高，主极点也减小，基本没有改变问题。所以在第一级输出加一个接地电容尝试下，即将C2接地进行调试，将主极点调小几倍到十倍试试。
另外补偿的前馈网络的零极点略大于带宽就能有效补偿一些相位裕度。零极点在带宽里面会引起带宽变大，相位裕度可能会变差（特别是在多极点系统中）。