在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
12
返回列表 发新帖
楼主: AveryYoung

[求助] 求教一个setup如何修复的问题,今年遇到的一个笔试题

[复制链接]
发表于 2012-9-25 00:46:13 | 显示全部楼层
我是来刷钱的哦。。。。。。。。。
发表于 2012-9-25 00:48:37 | 显示全部楼层
刷最后一个钱
 楼主| 发表于 2012-9-25 09:45:42 | 显示全部楼层
回复 8# 729050850


    不是增加了两个DFF了么?我感觉他的意思是给第二个组合逻辑的输入信号用两个DFF“存”一次。

至于你说的如何做到这个,我认为应该是在RTL级阶段,如果是dc出来的网表估计要这么修改会比较麻烦,而且dc一般会帮你修掉所有的setup violation
发表于 2012-9-25 10:24:19 | 显示全部楼层
DFF1从后边挪到了C的位置,又加了一个DFF,其实就是你说的意思,给第二个组合逻辑的输入信号用两个DFF“存”一次
发表于 2012-9-25 12:16:36 | 显示全部楼层
回复 14# 729050850


    为什么要用两个DFF来存一次呢,而不是用一个。。。
发表于 2012-9-25 19:49:10 | 显示全部楼层
回复 15# michaelll


    注意看原图的下边有   "提示:C is a 2-bits vector"      一个DFF只能保存一位数据,所以就用两个DFF
发表于 2012-10-4 19:57:58 | 显示全部楼层
都提示c了 应该就是在c增加dff吧
发表于 2012-10-4 20:43:10 | 显示全部楼层
回复 7# AveryYoung


    插pipeline是指什么?不可以在DFF1的clk前加个5ns的buffer么?
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

小黑屋| 手机版| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-6-30 03:55 , Processed in 0.022334 second(s), 7 queries , Gzip On, MemCached On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表