在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
楼主: ranble

[求助] 12bit SARADC 讨论

[复制链接]
发表于 2011-4-27 13:27:29 | 显示全部楼层
电容的匹配要好于电阻
发表于 2011-5-3 23:37:14 | 显示全部楼层
學到了一點知識  我也是做12b的
发表于 2011-5-4 14:11:43 | 显示全部楼层
用poly電阻要做到12bit有點困難
发表于 2011-5-4 15:06:00 | 显示全部楼层
capacitor mismatch error cancellation technique for a successive approximation a/d converter
这论文的方法可行不?
发表于 2011-5-4 15:44:18 | 显示全部楼层
用fringe cap 能做到12bits 的,不过layout 要花大工夫,控制好电容的寄生.

要简单点 可以参考如下paper,很好很简单的校正就可以了。
Split capacitor DAC mismatch calibration in successive approximation ADC

IEEE 2009 Custom Intergrated Circuits Conference (CICC)
发表于 2012-7-5 20:15:37 | 显示全部楼层
10位的好做吗?
发表于 2012-7-24 15:06:38 | 显示全部楼层
以現今的製程與文獻上的量測結果來看
電容的match無法做到12-bit
所以SAR ADC要做到12-bit
可能必須朝向calibration了
发表于 2012-7-24 22:23:33 | 显示全部楼层
回复 17# azen812


    我也感觉,电阻到9,电容到10差不多,12应该要引入矫正算法了。
ALLEN书上提到的SAR矫正好像很久了,当前比较流行什么calibration方法?
发表于 2013-3-27 16:55:38 | 显示全部楼层
你们中间的缩放电容Cs怎么和其它电容matching?
发表于 2014-5-8 11:24:50 | 显示全部楼层
回复 8# blue_163_com


   设计12位能得到11.5位就顶破天了,经验从何而来???
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

小黑屋| 手机版| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-2-2 03:52 , Processed in 0.026056 second(s), 7 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表