flat design flow中是否保留hierarchy？

Siegfried · 发表于 2012-7-4 11:47:54

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要登录才可以下载或查看，没有账号？注册

x

请教大家：

从DC得到的是hierarchical netlist，在flat physical design flow中，一般是否需要打平网表中的hierarchy？

如果是，在哪一步打平呢（pre-placement, pre-CTS, ...）？

打平和保留hierarchy各有什么优缺点呢？

谢谢

damonzhao · 发表于 2012-7-4 13:29:46

不需要打平
layout是不是要hier，要看规模

Siegfried · 发表于 2012-7-11 00:03:18

回复 2# damonzhao

谢谢斑竹的答案

我有个疑问：不把逻辑打平，hierarchy的边界处工具优化的余地是否变小呢？

zhh124 · 发表于 2012-7-11 13:06:09

flat design 其实打平打没什么关系, 保留多半是方便前端debug, 打平后就没法debug了.

[求助] flat design flow中是否保留hierarchy？

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

相关帖子

站长推荐 /2