在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 8542|回复: 14

[求助] 各位,请问从FPGA开发转行到ASIC设计或者FPGA原型验证很困难么?谢谢

[复制链接]
发表于 2012-3-29 19:10:55 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
感谢各位大虾!
发表于 2012-3-29 22:37:32 | 显示全部楼层
very easy
发表于 2012-3-30 02:10:41 | 显示全部楼层
不难的.

只要你搞明白同步时钟,跨时钟域的处理,时钟树,等等之类的问题.

转行只是需要一个机会
发表于 2012-3-30 09:47:44 | 显示全部楼层
我也很想知道
发表于 2012-3-30 12:09:11 | 显示全部楼层
没机会啊
发表于 2012-3-30 16:08:29 | 显示全部楼层
应该很容易的 毕竟以前做FPGA也是写代码 我可是从版图转到ASIC的
发表于 2012-3-30 16:10:01 | 显示全部楼层
版图应该转PR,PR有钱途
发表于 2012-3-30 22:49:44 | 显示全部楼层
发表于 2012-4-1 09:17:58 | 显示全部楼层
做数字的待遇肯定比做版图的高撒, 楼上说的做版图转PNR, PNR我也会做的,但是做的不多, 只能说掌握做PNR的流程。PNR有专人负责的
发表于 2012-4-7 19:29:53 | 显示全部楼层
超简单。加油
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-9-29 11:37 , Processed in 0.032938 second(s), 11 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表