设为首页收藏本站
在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名：电子顶级开发网)

手机号码，快捷登录

手机号码，快捷登录

找回密码

  登录   注册  

快捷导航
创芯云服务  : 创芯大讲堂  | 创芯人才网 | 数字IC职业培训  EETOP诚邀线上IC培训讲师!
搜帖子
EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › Analog/RF IC 设计 › Analog/RF IC 设计讨论 › 时钟分频电路的问题
返回列表 发新帖
查看: 4289|回复: 7

[求助] 时钟分频电路的问题

[复制链接]
gyl42
发表于 2011-12-7 13:15:04 | 显示全部楼层 |阅读模式

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要 登录 才可以下载或查看，没有账号？注册

x
CLk1是1GHz频率，CLK2是根据CLK1 二分频得到500MHz，有什么分频电路可以使得CLK2和CLK1上升沿对齐。本来打算把PLL输出倍频下，去二分频和四分频得到CLK1和CLK2，上升沿也对齐了，不知道各位还有其它什么办法？
频率

相关帖子
回复

举报

kwankwaner
发表于 2011-12-7 16:48:59 | 显示全部楼层
把一个上升沿D触发器的Q非接输入，原时钟接ck，输出Q
EETOP创芯人才网职位发布入口
回复 支持 反对

举报

gyl42
 楼主| 发表于 2011-12-7 17:32:13 | 显示全部楼层
这个只是二分频,没法把接CK的原时钟和输出Q 分频时钟上升沿对齐
回复 支持 反对

举报

eagle654321
发表于 2011-12-7 18:10:42 | 显示全部楼层
分频后有延时，你可以把原时钟延时。
回复 支持 反对

举报

gyl42
 楼主| 发表于 2011-12-7 18:20:54 | 显示全部楼层
有办法通过相同的器件来匹配这2个时钟的延迟吗?
EETOP创芯人才网简历投递入口
回复 支持 反对

举报

kwankwaner
发表于 2011-12-8 14:44:09 | 显示全部楼层
回复 3# gyl42


    只差几百个ps也不行么？
EETOP创芯人才网职位发布入口
回复 支持 反对

举报

gy118
发表于 2011-12-8 14:59:34 | 显示全部楼层
1G这么高的时钟，要完全一致比较困难啊
EETOP创芯人才网简历投递入口
回复 支持 反对

举报

gyl42
 楼主| 发表于 2011-12-8 19:51:42 | 显示全部楼层
本帖最后由 gyl42 于 2011-12-8 19:57 编辑

开始是打算把1GHz的时钟利用上升沿和下降沿分别2分频，生成2个相位差90度的500MHz时钟。一路是把这2个500MHz时钟异或生成1GHz时钟，一路是把500MHz时钟和1‘b0异或，生成500MHz时钟。这样2个时钟就比较容易把上升沿给对齐了。 这样设计感觉对1GHz的占空比要求高。
EETOP创芯人才网职位发布入口
回复 支持 反对

举报

返回列表 发新帖
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条


小黑屋| 手机版| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-1-9 21:26 , Processed in 0.021334 second(s), 9 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表