为什么电源电压下降，会导致门延迟增加？

czjkk · 发表于 2011-9-24 00:22:56

您需要登录才可以下载或查看，没有账号？注册

x

CMOS门的动态功耗正比于 VDD的平方，所以，降低VDD，可以降低动态功耗。
然而，降低VDD，会使gate delay 增加，请问这是为什么？求高手!
是VDD降低，对电容的充电变慢导致gate delay 增加了吗？

icfbicfb · 发表于 2011-9-24 00:41:47

i = Q/t = CU/t ,
电压下降，电流就减少啊，电流减少器件就变慢啊，

看看别的理论公式，这个不一定准

icfbicfb · 发表于 2011-9-24 00:44:02

i = Q/t = CU/t
电压下降，导致电流减小，电流减小就是器件变慢啊

反过来，加压肯定变快啊，比如超频，

看看有没有别的更细致的理论公式

icfbicfb · 发表于 2011-9-24 00:46:11

i = Q/T = CU/T ,
电压下降导致电流减小，电流减小也就是器件变慢啊

看看别的细致的理论公式

tsinghuau · 发表于 2011-9-24 09:17:41

回复 1# czjkk

Rds会随电压降低而变大，而VTH一般不变，（即门翻转的电平没有变）

icfbicfb · 发表于 2011-9-24 15:27:16

i = CU/T , 电压下降，导致电流下降，也就是器件变慢啊

要看看更加理论的公式就知道了

器件物理里面

junma8862 · 发表于 2011-9-25 19:43:57

受教。。。原来我把有一个概念和这个搞反了。

龙溪小泮 · 发表于 2011-9-27 16:30:41

这个跟降低电压，transition变大有点相似吧

chris_li · 发表于 2011-9-27 19:39:33

汽车没油不启动！

optihack · 发表于 2011-9-27 19:57:04

i = Q/t = CU/t ,
电压下降，电流就减少啊，电流减少器件就变慢啊，

看看别的理论公式，这个不一定准
icfbicfb 发表于 2011-9-24 00:41

登录/注册后可看大图

这跟i=Q/t 公式是没有关系的
下面这个才是mosfet的电流公式

登录/注册后可看大图

Vg - Vth 越大电流自然也越大， saturation 状态下

[求助] 为什么电源电压下降，会导致门延迟增加？