大家一般是用什么软件做PLL的环路仿真的？

happygrass · 发表于 2011-6-10 00:07:54

您需要登录才可以下载或查看，没有账号？注册

x

现在想要验证减小小数分频的PLL的spur的一点想法，需要对PLL进行整体仿真，不知道用什么软件好~
Cadence和hspice估计是不行了，根本跑不动。
老师让我用cppsim，但我试了几天以后发现这个软件算的结果不太对，现在准备用simulink，大家有什么更好的建议吗？

woodkey · 发表于 2011-6-10 15:20:18

用行为级模型代替部分模块仿真要快很多的

happygrass · 发表于 2011-6-10 15:36:17

回复 2# woodkey

你是说还是用Cadence，然后用Verilog-A语言？

woodkey · 发表于 2011-6-10 15:39:15

回复 3# happygrass

是滴，PLL仿真很耗时的嘛！我没用过Cadence之外的工具呀...

jeimy · 发表于 2011-6-10 15:44:43

本帖最后由 jeimy 于 2011-6-10 15:45 编辑

很久以前用过nanosim来仿PLL,可以对不同模块的仿真精度进行设置，所以仿真速度也还算比较快的！

woodkey · 发表于 2011-6-10 16:02:03

额献丑啦，不懂别的tool怎么用..

w98211012 · 发表于 2011-6-10 17:21:17

用VerilogA，或者simulink，做行为级仿真！！！

semico_ljj · 发表于 2011-6-11 09:45:08

Matlab?

happygrass · 发表于 2011-6-11 12:45:28

回复 5# jeimy

学习了，我去下来试试看~

nbucq6 · 发表于 2011-6-12 21:57:29

Thanks.

[原创] 大家一般是用什么软件做PLL的环路仿真的？