在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 15780|回复: 34

[原创] 后端面试--每日一题(013)

[复制链接]
发表于 2011-5-30 12:30:15 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
本帖最后由 陈涛 于 2011-5-30 13:44 编辑

If giving total standard cell gate count, all memory macro list including memory type, bit width and depth, all other macro with real size, and IO type and total number. How do you estimate the die size?

如果告诉你标准单元的门数,所有内存的类型和逻辑大小,其他IP的实际大小,以及IO cell的种类和数量,你如何估算整个芯片的面积?

难度:3
发表于 2011-5-30 13:41:32 | 显示全部楼层
case by case吧,io neck or core neck ,
我们一般是很快摆摆各个hard module位置,fast place , 看一下neck, 估计一个合适的uti ,re-try几次,基本上面积就定下来了,不过将来再变的可能挺大的,一般要2~3次变size
 楼主| 发表于 2011-5-30 13:44:48 | 显示全部楼层
没有网表
发表于 2011-5-30 13:44:53 | 显示全部楼层
补充一下,我们这边前端team也会预估他们设计的面积,然后给我们,说是他们期望的面积,他们是统计一下total cell area * 1.2,表示考虑到了电源空间和std util,不过基本上我我们实际都比这大不小于20%,感觉不着调,对后端很苛刻啊
 楼主| 发表于 2011-5-30 13:48:39 | 显示全部楼层
我想问的是,后端如何根据已知的条件具体计算die size
发表于 2011-5-30 14:12:31 | 显示全部楼层
那就与我补充的一样了,门数知道,面积可以确定了,考虑到你的std uitl,hard ip也只知道大小了,sum一下,加上你认可的(经验参数) p/g/special route 面积,大体确定了。如果是io neck的话,io min-space排起来就是你的最小面积了,但此时无法保证package可以过。
 楼主| 发表于 2011-5-30 14:20:21 | 显示全部楼层
IO neck时,有些问题就变得简单了
让我们主要讨论core neck的情形,如何能够更加准确地估算出芯片面积?
发表于 2011-5-30 19:15:13 | 显示全部楼层
弱弱的问下,能不能写个scripts把所有的面积加起来啊
发表于 2011-5-30 21:18:58 | 显示全部楼层
回复 2# paulszicc


    弱弱地问一下:io neck  和core neck 是什么呢
发表于 2011-5-30 21:31:17 | 显示全部楼层
学习中,,,
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

×

小黑屋| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-3-29 20:29 , Processed in 0.028276 second(s), 8 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表