在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
12
返回列表 发新帖
楼主: 738712599

[原创] 各位大侠,求助,我的毕业设计是电路级整数分频PLL设计

[复制链接]
发表于 2011-5-24 01:40:33 | 显示全部楼层
整数分频比较简单,没人会拿这个来写paper,所以资料也比较少
找本基础的书看看 实现以下就行了,
没有基础的话也不要搞什么innovation了
 楼主| 发表于 2011-5-24 12:37:14 | 显示全部楼层
回复 11# lovexxnu


    谢谢啊,感激
发表于 2011-5-24 21:04:02 | 显示全部楼层
唉,那就先别搞了吧,先上班工作,边工作,边做
发表于 2011-5-26 22:17:06 | 显示全部楼层
随便找一个抄上就可以了!
 楼主| 发表于 2011-5-27 12:43:47 | 显示全部楼层
没毕业,没工作,问题是抄上去的也不行啊,老师说了,要消化了,自己写
发表于 2011-5-31 00:11:55 | 显示全部楼层
基于FPGA的半整数分频器的设计(论文).doc (211.5 KB, 下载次数: 7 ) 回复 15# 738712599

一种新型小数/整数分频器.pdf

1.34 MB, 下载次数: 4 , 下载积分: 资产 -2 信元, 下载支出 2 信元

基于VHDL的任意整数分频器的设计.pdf

1.13 MB, 下载次数: 6 , 下载积分: 资产 -2 信元, 下载支出 2 信元

发表于 2011-5-31 00:31:44 | 显示全部楼层
回复 1# 738712599


    http://bbs.eetop.cn/thread-297311-1-1.html
中文的,看看吧
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-18 06:35 , Processed in 0.019478 second(s), 8 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表