system verilog的个幼稚的问题。。。。。

qiantianyiqian

小弟最近在学习system verilog，在书上看到一个例子，如下
module test_typedef();

typedef enum{red,green,blue,yellow,white,black} colors;
colors my_colors;

initial
  begin
    $ display("my_colors's default vaule is % s",my_colors);
    my_colors=green;
    my_colors=colors'(2);
    $ display("my_colors is % s",my_colors. name);
  end

endmodul

但是在questasim中仿真的时候出现警告：System task or function '$dispaly' is not defined.另外，在Debussy中打开时，$ dispaly也会报错。
这个问题怎么解决呢？跪求答案！非常感谢！

hi_johnson

如果库里没有，自己写一个task就行了，还能锻炼一下！

gaurson

到底是$display还是$dispaly？

asic_wang

你的$和display之间是不是有个空格？

seeming

3楼正解

qiantianyiqian

回复 2# hi_johnson


   呵呵好，谢谢你

qiantianyiqian

回复 3# gaurson


   呵呵我已经搞明白了，不过仍然感谢你

qiantianyiqian

回复 4# asic_wang


   我搞明白了，仍然感谢你