|
|
马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。
您需要 登录 才可以下载或查看，没有账号？注册
x
A new book for ADC design!
1 Introduction. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1
1.1 A/D Conversion Systems . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1
1.2 Remarks on Curent Design and Debugging Practice. . . . . . . . . . . . . . . . . . 5
1.3 Motivation. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 9
1.4 Organization. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 9
2 Analog to Digital Conversion. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 11
2.1 High-Speed High-Resolution A/D Converter Architectural Choices . 11
2.1.1 Multi-Step A/D Converters . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 11
2.1.2 Pipeline A/D Converters . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 13
2.1.3 Parallel Pipelined A/D Converters. . . . . . . . . . . . . . . . . . . . . . . . . . . . . 14
2.1.4 A/D Converters Realization Comparison. . . . . . . . . . . . . . . . . . . . . . 16
2.2 Notes on Low Voltage A/D Converter Design . . . . . . . . . . . . . . . . . . . . . . . . 20
2.3 A/D Converter Building Blocks . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 25
2.3.1 Sample-and-Hold . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 25
2.3.2 Operational Amplifier. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 29
2.3.3 Latched Comparators . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 33
2.4 A/D Converters: Summary. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 39
3 Design of Multi-Step Analog to Digital Converters. . . . . . . . . . . . . . . . . . . . . 41
3.1 Multi-Step A/D Converter Architecture . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 41
3.2 Design Considerations for Non-Ideal Multi-Step A/D Converter. . . . . 44
3.3 Time-Interleaved Front-End Sample-and-Hold Circuit . . . . . . . . . . . . . . . 49
3.3.1 Time-Interleaved Architecture. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 49
3.3.2 Matching of Sample-and-Hold Units . . . . . . . . . . . . . . . . . . . . . . . . . . 55
3.3.3 Circuit Design. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 62
3.4 Multi-Step A/D Converter Stage Design . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 67
3.4.1 Coarse Quantization.. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 67
3.4.2 Fine Quantization . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 74
3.5 Inter-Stage Design and Calibration . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 85
vii3.5.1 Sub-D/A Converter Design . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 85
3.5.2 Residue Amplifier. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 87
3.6 Experimental Results . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 93
3.7 Conclusions . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 102
4 Multi-Step Analog to Digital Converter Testing . . . . . . . . . . . . . . . . . . . . . 103
4.1 Analog ATPG for Quasi-Static Structural Test . . . . . . . . . . . . . . . . . . . . 103
4.1.1 Test Strategy Definition. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 105
4.1.2 Linear Fault Model Based on Quasi-Static Nodal Voltage
Approach . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 106
4.1.3 Decision Criteria and Test-Stimuli Optimization . . . . . . . . . . 117
4.2 Design for Testability Concept . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 124
4.2.1 Power-Scan Chain DfT . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 126
4.2.2 Application Example. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 132
4.3 On-Chip Stimulus Generation for BIST Applications. . . . . . . . . . . . . . . . 141
4.3.1 Continuous- and Discrete-Time Circuit Topologies. . . . . . . . . . 143
4.3.2 Design of Continuous- and Discrete-Time Waveform
Generator. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 153
4.4 Remarks on Built-In Self-Test Concepts . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 163
4.5 Stochastic Analysis of Deep-Submicron CMOS Process
for Reliable Circuits Designs . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 169
4.5.1 Stochastic MNA for Process Variability Analysis . . . . . . . . . . . 170
4.5.2 Stochastic MNA for Noise Analysis. . . . . . . . . . . . . . . . . . . . . . . . . . 173
4.5.3 Application Example. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 176
4.6 Conclusion . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 179
5 Multi-Step Analog to Digital Converter Debugging . . . . . . . . . . . . . . . . . . . 183
5.1 Concept of Sensor Networks. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 183
5.1.1 Observation Strategy. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 184
5.1.2 Integrated Sensor. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 186
5.1.3 Decision Window and Application Limits . . . . . . . . . . . . . . . . . . . 190
5.1.4 Die-Level Process Monitors Circuit Design. . . . . . . . . . . . . . . . . . 194
5.1.5 Temperature Sensor. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 201
5.2 Estimation of Die-Level Process Variations. . . . . . . . . . . . . . . . . . . . . . . . . . 205
5.2.1 Expectation-Maximization Algorithm . . . . . . . . . . . . . . . . . . . . . . . . 205
5.2.2 Support Vector Machine Limits Estimator . . . . . . . . . . . . . . . . . . . 208
5.3 Debugging of Multi-Step A/D Converter Stages . . . . . . . . . . . . . . . . . . . . . 210
5.3.1 Quality Criterion . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 211
5.3.2 Estimation Method . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 213
5.4 DfT for Full Accessability of Multi-Step Converters . . . . . . . . . . . . . . . . 218
5.4.1 Test Control Block . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 221
5.4.2 Analog Test Control Block . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 222
5.5 Debugging of Time-Interleaved Systems. . . . . . . . . . . . . . . . . . . . . . . . . . . . . 211
5.6 Foreground Calibration . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 231
viii Contents5.7 Experimental Results . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 235
5.7.1 Application of Results for A/D Test Window
Generation/Update . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 239
5.7.2 Application of Results for A/D Converter Debugging
and Calibration . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 244
5.8 Conclusion . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 250
6 Conclusions and Recommendations. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 253
6.1 Summary of Results. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 253
6.2 Recommendations and Future Research. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 255
Appendix. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 257
References. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 267
Index. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 269
Contents
Low-Power High-Resolution Analog to Digital Converters Design, Test and Calibration.rar
(3.57 MB, 下载次数: 515 )
|
|
/1 
eetop公众号
创芯大讲堂
创芯人才网
发表于 2011-5-11 07:27:50
