在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 3568|回复: 5

[原创] systemverilog的编译环境

[复制链接]
发表于 2011-4-22 08:08:47 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
我想问下那个软件里可以建立systemverilog文件,文件后缀是.sv吗?
发表于 2011-4-22 12:09:42 | 显示全部楼层
只要是对HDL支持编译的工具都可以,比如modelsim。文件后缀是.sv
发表于 2012-4-21 14:29:54 | 显示全部楼层
回复 2# gaurson

请问是在windows下还是linux下?
发表于 2012-4-21 16:56:26 | 显示全部楼层
win lin 都有
发表于 2013-5-26 17:28:41 | 显示全部楼层
sv的代码不是文本文件吗,找一个好用的文本编辑器就可以建了。例如gvim
发表于 2015-7-31 11:05:19 | 显示全部楼层
學習學習
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-16 16:43 , Processed in 0.023929 second(s), 11 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表