想学System verilog 有什么好书没

tory60515

有什么system verilog 入门的好书没，高手推荐个啊，很想学学，就是找不到合适的资料

jiancongwoo

看SV的手册吧！ 我就在看。

loisfun

我觉得IEEE 1800-2005 SystemVerilog应该是用来查的，不是用来看的；VMM for SV太枯燥了，看起来没感觉
个人建议初学者看SV for Verification

lelesuixin

是不是这样的阿

crazyanswer

先下一本来看看

rxf992

我也想知道，难道要看那么大一本东西啊，电子书看得人受不了

karnizhu

SV入门，可以先下一个介绍SV特点的paper或者讲座看看，对她整体有个了解。再找相关的浅显一点的书学习，CHRIS SPEAR的《SystemVerilog For Verification》真的很不错，由浅入深讲解如何使用SV构建层次化的验证平台，包括：CRT、CDV、虚拟接口等都有，强烈推荐一读，另外Mentor公司的《Advanced Verification Methodology》一书也比较浅显易懂，而且有开源代码看，值得一看，至于VMM一书，我虽然买了，到现在还没看，应该说是一本不错的书，不错基于SV做验证的基本思想和前两本都是类似的。

gutentag1

还有一本书《SystemVerilog for Design》比较浅显，讲语法语义为主，而且有中文版

cancar

他的协议最好

angelojiang

你最好有个SV开发环境，不然光看书用处不大的。