在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 2682|回复: 6

[求助] 如何仿PLL的总相位噪声?

[复制链接]
发表于 2011-2-27 11:07:35 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
如何仿PLL的总相位噪声?已知各模块的噪声。
发表于 2011-2-27 12:11:51 | 显示全部楼层
同问.。。。。。。。。
发表于 2011-2-27 12:40:38 | 显示全部楼层
我是应用CPPSIM 直接就可以获得RMS jitter
可以去网上下载此软件!大概是19M,由于公司限制,我没法共享,真不好意思!
顺便搭车问一下,各个sub_block的noise 如何确定!VCO的PN是知道的!谢谢!
发表于 2011-2-27 12:46:15 | 显示全部楼层
回复 1# ahhfyz


刚才没说清楚,CPPSIM也是要求获得VCO,DETECTOR的phase noise,然后输入LBW,参考频率,输出频率
确定频率积分范围!我现在没办法确定PFD+CP+LPF=DETECTOR的phase noise,只能根据经验值获得RMS
JITTER!请知道如何获得DETECTOR的phase noise多多指教!谢谢!
发表于 2011-2-27 16:15:49 | 显示全部楼层
学习啦 啊  谢谢楼上
发表于 2011-3-12 21:44:37 | 显示全部楼层
同问 求教楼主
发表于 2011-3-13 15:18:25 | 显示全部楼层
还有笨办法,用excel表格,然后把各级的话H(s)带进去,最后加起来。cppsim是免费的。
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条


小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-12-23 11:25 , Processed in 0.022665 second(s), 9 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表