帮忙看看SAR ADC 里的一个逻辑电路

smelly · 发表于 2010-10-15 10:01:29

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要登录才可以下载或查看，没有账号？注册

×

这是SAR ADC里的一个电路，哪位大哥帮忙看看是做什么的，为什么还有反馈啊

fuyibin · 发表于 2010-10-15 10:10:24

本帖最后由 fuyibin 于 2010-10-15 10:11 编辑

这是SAR ADC里的一个电路，哪位大哥帮忙看看是做什么的，为什么还有反馈啊
smelly 发表于 2010-10-15 10:01

登录/注册后可看大图

看不出功能，仿真一下不就OK了，这么简单的逻辑
你怎么什么都搞? 又是DAC,又是 SAR ADC，
东一榔头，西一棒槌

zjzhang1124 · 发表于 2010-10-15 10:57:42

回复 1# smelly

这个图画的不是很方便看，
功能是为了产生一对 no-overlap clock for swich capacitor control

mayfly · 发表于 2010-10-15 11:02:16

模拟电路基本所有的电路都有反馈，正常

smelly · 发表于 2010-10-15 11:15:25

回复 2# fuyibin

呵呵不好意思啊我现在主要做DAC，这个问题是帮别人问的

hurongguang · 发表于 2010-10-15 21:32:56

A是时钟信号的话，就是时钟发生电路，你从A上升沿分析，注意每个门都有延时，你可以假设所有反相器的延时一样Ti，所有2nand的延时一样Tn，你这个图只画了一半吧
分析的时候注意，
nand的输入是0的话，输出就确定了，不用看另一条路径的信号，当然就不用关注另一条路径的延时了
nand的输入是1的话，需要关注另一条路径的信号，需关注两条路径看谁的延时大，由大的那条决定延时大小

gracechz · 发表于 2010-10-15 21:41:13

这个电路，如果输入是clk的话，最终得到的输出，高电平比低电平窄，很多时候，逻辑电路里头会用这种方式来消除毛刺

luochunhua · 发表于 2010-10-16 16:02:44

激励源。。。。

zhangfuquan · 发表于 2010-10-25 11:46:57

non-overlapping 奇怪了这么好看的图怎么让你画成这样子！

sevens100 · 发表于 2010-10-25 19:45:41

这是一个两项不交叠时钟产生电路把。画的时侯将两个NAND上下排，再画其它部分

账号		自动登录	找回密码
密码			注册

[求助] 帮忙看看SAR ADC 里的一个逻辑电路

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

相关帖子

站长推荐 /1