xilinxFPGA中的DCM模块最大分频数为16，如何用DCM实现更高分频？

cleocss · 发表于 2010-9-24 10:41:40

您需要登录才可以下载或查看，没有账号？注册

x

xilinxFPGA中的DCM模块最大分频数为16（3E 中的DCM），如何用DCM实现更高分频？

110500623 · 发表于 2010-9-24 11:52:03

两个DCM级联

cleocss · 发表于 2010-9-24 12:57:21

回复 2# 110500623

是的，好想法！

eaglelsb · 发表于 2010-9-25 09:37:27

也可以用BUFIO2来实现，或者PLL，
如果分频这么高，但分下来的频率很低的了，直接用记数器来分频。

[求助] xilinxFPGA中的DCM模块最大分频数为16，如何用DCM实现更高分频？