High-Precision Multi-Phase Clock Generation

angelweishan

High-Precision Multi-Phase Clock Generation
研究生: 周儒明
Ju-Ming Chou
指導教授: 吳介琮
Jieh-Tsorng Wu

1 Introduction 1
1.1 Motivation . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1
1.2 Organization . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 3

2 Multi-Phase Clock Generation 5
2.1 Introduction . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 5
2.2 Phase-Locked Loop and Delay-Locked Loop . . . . . . . . . . . . . . . 6
2.2.1 Performance Limitation . . . . . . . . . . . . . . . . . . . . . . 9
2.3 Extra Clock Phase Generation . . . . . . . . . . . . . . . . . . . . . . . 12
2.3.1 Two-Dimensional Array Oscillator . . . . . . . . . . . . . . . . . 13
2.3.2 Phase Interpolation . . . . . . . . . . . . . . . . . . . . . . . . . 18
2.3.3 Delay-Locked Loop Array . . . . . . . . . . . . . . . . . . . . . 20
2.4 Phase Accuracy Enhancement Technique . . . . . . . . . . . . . . . . . 22
2.4.1 Self-Calibrated Phase-Locked Loop . . . . . . . . . . . . . . . . 22
2.4.2 Self-Calibrated Delay-Locked Loop . . . . . . . . . . . . . . . . 24
2.4.3 Shifted-Averaging Voltage-Controlled Delay Line . . . . . . . . . 26
2.5 Jitter in Clock Generator . . . . . . . . . . . . . . . . . . . . . . . . . . 27
2.6 Summary . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 29

3 Phase Processing Using Resistor Strings 31
3.1 Introduction . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 31
3.2 Phase Averaging Using R-String . . . . . . . . . . . . . . . . . . . . . . 31
3.3 Phase Interpolation Using R-String . . . . . . . . . . . . . . . . . . . . . 41
3.4 Resistor Rings . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 44
3.5 Frequency Multipliers . . . . . . . . . . . . . . . . . . . . . . . . . . . . 45
3.6 Summary . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 46

4 An 8b 125MHz Digital-to-Phase Converter 47
4.1 Introduction . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 47
4.2 Architecture of Digital-to-Phase Converter . . . . . . . . . . . . . . . . . 47
4.2.1 Fully-Differential Delay Cell . . . . . . . . . . . . . . . . . . . . 50
4.2.2 Isolation Buffer . . . . . . . . . . . . . . . . . . . . . . . . . . . 53
4.3 Experimental Results . . . . . . . . . . . . . . . . . . . . . . . . . . . . 56
4.4 Summary . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 60

5 High-Resolution Phase Adjusting Technique 61
5.1 Introduction . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 61
5.2 Phase Adjusting Techniques . . . . . . . . . . . . . . . . . . . . . . . . 62
5.3 Variable Pre-Charged Delay Unit . . . . . . . . . . . . . . . . . . . . . . 65
5.4 An 8-Channels 1GHz Phase-Locked Loop . . . . . . . . . . . . . . . . . 68
5.5 Experimental Results . . . . . . . . . . . . . . . . . . . . . . . . . . . . 70
5.6 Summary . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 75

6 Conclusions 77
6.1 Summary . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 77
6.2 Recommendations for Future Investigation . . . . . . . . . . . . . . . . . 79

Appendix A Linear Models of PLLs/DLLs 81
Appendix B Resistor String’s Frequency Response 85
Appendix C Sub-Harmonic Phase Interpolation Technique 87

Bibliography 91

leonken460

ddddddddddddddddd

aceafee

谢谢分享

harriswang2008

zhenyouyong

jinyexing

感谢共享！！！

hsn

thank you...

lvwx

thank you...

tmhmark

dake8807

thanks

冬天的瓜

zhenyouyong