在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 20118|回复: 30

[求助] 求达人们指点DC综合面积报告问题

[复制链接]
发表于 2010-7-15 11:38:13 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
1.DC综合做面积评估时,哪个面积比较准确啊(total cell area OR total area )
2.不同的线负载模型对total area的影响会很大吗
发表于 2010-7-15 16:23:55 | 显示全部楼层
1。 total area 包括wire routing的面积,还有cell 的面积。 应该是total area更能说明这个design的面积
2。 会,线载模型都是对实际routing的一个预估,很可能和实际的相差很大。
 楼主| 发表于 2010-7-15 16:42:34 | 显示全部楼层
我现在用smic18的库,线载模型选取wl10和wl30综合出的面积相差2.5倍多,该以哪个为准啊
发表于 2010-7-15 17:22:52 | 显示全部楼层
WireloadModel对应不同的芯片面积,你应该根据芯片面积来选择WLM。
发表于 2010-7-16 09:24:04 | 显示全部楼层
楼上说的你可以借鉴,芯片面积不同routing分布也不一样。 如果你有上一代产品的gds你可以建立一个上一代产品的wire load model,因为设计差不多的话,采用上一代的实际的routing分布会比较准一些。
发表于 2010-7-17 20:58:15 | 显示全部楼层
1. 其实都不是非常准确,因为实际布线的时候会用到与cell不同的金属层,会和cell发生重叠,所以cell的面积和net的面积不是简单的加和关系;
2. 必然很大。工艺库里提供的线负载模型是对许多成品芯片的实际情况做的总结而来的基于统计数据的一个结果,具体的参考对应指标应该是设计的门数。所以逻辑综合后做的面积报告的实际意义很有限。
发表于 2010-7-19 11:17:01 | 显示全部楼层
学习了!
发表于 2010-7-30 10:04:01 | 显示全部楼层
学习下
发表于 2010-10-21 17:56:08 | 显示全部楼层
学习下
发表于 2010-10-21 19:12:00 | 显示全部楼层
学习了
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条


小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-12-19 21:04 , Processed in 0.021575 second(s), 8 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表