hold time检查

foreveryanyee · 发表于 2010-3-28 16:56:24

您需要登录才可以下载或查看，没有账号？注册

x

rtl compiler 里有没有检查hold time的命令
或者这一步不需要检查hold time？？
3x

我将真事隐去 · 发表于 2010-3-29 09:55:13

这一步不需要检查hold time

cangyufan · 发表于 2011-2-15 10:44:00

回复 1# foreveryanyee

xiexie

guoyu · 发表于 2011-2-15 14:05:45

布局布线后再查hold. 在RTL级的延时估计用的是叫做“WLM, wire load model”的估计方法，只是一个非常粗略的统计估计。之后的RC提取延迟估计才比较准确，这样时钟和数据的关系有了，才有hold问题。

wind1272 · 发表于 2011-2-15 17:27:43

一般synthesis時會修過setup time
到了APR時才會修hold time

jasonL · 发表于 2011-2-20 16:43:09

report timing in design compiler, it will display a long path of ur design...

yigenjin · 发表于 2011-2-26 21:53:23

过来学习

eecc · 发表于 2011-2-27 01:20:13

剛好也想問此類的問題

[求助] hold time检查