在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
123
返回列表 发新帖
楼主: willing

Altera的SDRAM Controller及DDR SDRAM Controller参考代码大讨论,欢迎参与!

[复制链接]
发表于 2010-1-2 16:54:14 | 显示全部楼层
good 1
发表于 2010-3-18 12:25:21 | 显示全部楼层
goodjjjj
发表于 2010-3-20 19:43:20 | 显示全部楼层
我自己写了一个SDRAM的控制器,目前正在写DDR2。我写的时候将模块分成了4个,用户界面模块,FSM,刷新控制模块,器件接口模块。目前已经调通,只用了1500行代码,BL   clk什么的都可配置,呵呵。感觉写出来了就简单得很
发表于 2010-5-14 23:40:01 | 显示全部楼层
顶!!!
发表于 2010-6-1 15:40:10 | 显示全部楼层
关注中...
发表于 2010-12-15 20:59:46 | 显示全部楼层
fffffffffffffffffffffff
发表于 2010-12-20 23:45:57 | 显示全部楼层
SDRAM的时序很难啊! 我菜鸟啊! 不是很理解啊! SDRAM的时序怎么写啊?谢谢啊!
发表于 2012-8-8 17:20:09 | 显示全部楼层
23楼 能否把sdram的代码拿出来参考下啊,只是为了加强学习用,谢谢了! 不方便分享,邮箱也行kuku_sss@126.com
发表于 2012-8-8 23:47:22 | 显示全部楼层
回复 23# cdsmakc


代码永远都是简单的,STA才是挑战。我刚写了个DDR2-800控制器(含PHY),代码2天就写完了,时序调了8天才跑上800MHz。。。
发表于 2013-10-28 20:45:53 | 显示全部楼层
路过学习~
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条


小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-9 03:03 , Processed in 0.022444 second(s), 9 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表