设为首页收藏本站
在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名：电子顶级开发网)

手机号码，快捷登录

手机号码，快捷登录

找回密码

  登录   注册  

快捷导航
创芯云服务  : 创芯大讲堂  | 创芯人才网 | 数字IC职业培训  EETOP诚邀线上IC培训讲师!
搜帖子
EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › FPGA时钟设计基础
12下一页
返回列表 发新帖
查看: 3228|回复: 11

FPGA时钟设计基础

[复制链接]
gmj888
发表于 2009-5-19 13:14:35 | 显示全部楼层 |阅读模式

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要 登录 才可以下载或查看，没有账号？注册

x
设计

FPGA_clock1.pdf

183.44 KB, 下载次数: 79 , 下载积分: 资产 -2 信元, 下载支出 2 信元

FPGA_clock2.pdf

107.49 KB, 下载次数: 60 , 下载积分: 资产 -2 信元, 下载支出 2 信元

FPGA_clock3.pdf

118.97 KB, 下载次数: 67 , 下载积分: 资产 -2 信元, 下载支出 2 信元

相关帖子
回复

举报

暖色系
发表于 2009-5-19 13:17:16 | 显示全部楼层
谢谢楼主啦,看看...
EETOP创芯人才网简历投递入口
回复 支持 反对

举报

武大郎
发表于 2009-11-12 18:53:23 | 显示全部楼层
这个还分了三部分啊，很长吗
回复 支持 反对

举报

mxchengang
发表于 2009-11-12 19:32:59 | 显示全部楼层
好好好好好好好好好好好好好好好好
回复 支持 反对

举报

chenqiang_1999
发表于 2010-1-4 17:30:06 | 显示全部楼层
看看！1！
EETOP创芯人才网简历投递入口
回复 支持 反对

举报

chenqiang_1999
发表于 2010-1-4 17:31:08 | 显示全部楼层
学习！！
EETOP创芯人才网职位发布入口
回复 支持 反对

举报

chenqiang_1999
发表于 2010-1-4 17:33:28 | 显示全部楼层
看看！！！！
EETOP创芯人才网简历投递入口
回复 支持 反对

举报

denhua
发表于 2010-8-17 21:03:00 | 显示全部楼层
谢谢分享了
EETOP创芯人才网职位发布入口
回复 支持 反对

举报

Bregkamp
发表于 2010-8-18 09:18:59 | 显示全部楼层
楼主是不是分的太小了 这都要三个部分啊
EETOP创芯人才网简历投递入口
回复 支持 反对

举报

AmoiBB
发表于 2010-8-18 09:34:41 | 显示全部楼层
Thanks for sharing
回复 支持 反对

举报

下一页 »
12下一页
返回列表 发新帖
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条


小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-19 16:47 , Processed in 0.024620 second(s), 12 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表