打造最强的脚本教程(tcl/perl/tcsh/bash/makefile)

vcforever · 发表于 2008-12-5 23:02:02

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要登录才可以下载或查看，没有账号？注册

x

这是一篇原创，介绍一下我对脚本工具的认识，并奉上我用过的最好的脚本教程。

IC工程师对脚本一定不陌生。脚本是一种工具，不是必须的，但熟练掌握脚本会为工作带来很多便利。我以我的经历介绍我的理解。

我最先接触到的脚本是TCL，那个时候还在学校，用最多的是modelsim，盗版的，呵呵 :-)。如果工程简单一点，只是编译一下，然后抓个波形看看，用鼠

标就可以了。当工程比较复杂时，需要include一些文件，引入一些宏，还要加入一些特殊的编译或仿真选项，这个时候就需要用到命令窗口了，如果命令

比较长，还要抓波形，调用其他工具，那就需要用到tcl脚本了。modelsim最典型的运行脚本的方式是： do run.do

到了公司后，最常用的工具是VCS和NC-verilog，这个时候接触了perl和tcsh/bash。试想一下，加入一个项目里面，你要对工程进行编译，需要输入如下

命令：vcs -sverilog -vera +define+MACRO1=1 -o simvcs -f hdl_files +plusarg_save +vcs+lic+wait +vpdports -I -notice +ntb_rvm

+incdir+../incdir +timescale=1ns/1ns +v2k ...要是每次编译都输入这么长的命令显然很麻烦，这个时候就要利用脚本了。脚本这个时候相当与

windows下的批处理命令。

脚本另外的用处是：
1. 处理文本。perl处理文本的能力很强大。比如我在仿真的时候，为了对寄存器进行测试，需要写寄存器的模型，它们的初值是多少，可读还是可写，哪

些位是保留位，这些信息都在设计文档里有表格表述。这个时候，可以用perl脚本写一个程序，把那个表格转换成一个个结构体，直接include到verilog

当中。

2.增量编译。在含有arm核的系统的仿真中，往往有很多汇编和C语言。如果每次修改之后又重现编译，会浪费很多时间，特别是有点时候仅仅是修改了一

个文件。makefile的用处是通过判断从上次编译到现在哪些文件修改了，然后仅仅是编译修改了的文件，这样效率会很高。

另外，学会tcsh/bash会对linux的使用有很多帮助。

[ 本帖最后由 vcforever 于 2008-12-6 18:22 编辑 ]

dodoee · 发表于 2008-12-6 00:51:00

怎么样啊

vcforever · 发表于 2008-12-6 17:29:27

Makefile 相信IC行业的经常要用到吧，尤其是要和C打交道时。这篇是中文的，深入浅出的介绍了makefile的好处，语法及编程。

脚本并不是IC工程师必须了解的，但是懂得几种脚本语言对工作会有很大的帮助。我会陆续把我用过的最好的教程发上来，包括：

Perl, TCSH, BASH, Makefile