在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 14432|回复: 71

[IP CORE] IEEE 754 浮点处理器软核(VHDL)

[复制链接]
发表于 2008-8-19 16:16:19 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
完全兼容IEEE 754标准。
FPU.rar (132.52 KB, 下载次数: 246 )

[ 本帖最后由 tmd007 于 2009-3-24 09:05 编辑 ]
发表于 2009-4-6 11:26:00 | 显示全部楼层
kan kan
发表于 2009-4-10 11:56:55 | 显示全部楼层
是可以实用的吗?
发表于 2009-4-12 12:30:20 | 显示全部楼层
以下简单问题
发表于 2009-4-12 14:39:56 | 显示全部楼层
谢谢楼主分享
发表于 2009-4-12 14:42:22 | 显示全部楼层
请问楼主 在最后尾数相加后舍入时如果采用 舍入到最近的偶数 方式 应该如何实现?
实现的原理是什么呢?
发表于 2009-4-12 22:17:48 | 显示全部楼层

回复

看看,谢谢分享。
发表于 2009-5-12 17:26:55 | 显示全部楼层
想要下载,故回帖
发表于 2009-5-12 17:52:31 | 显示全部楼层
怒赞,正好需要这个
发表于 2009-5-12 20:02:00 | 显示全部楼层
先下载了看看。
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条

×

小黑屋| 手机版| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-12-27 04:57 , Processed in 0.023889 second(s), 11 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表