请问：可以对整个PLL系统做PSS和pnoise分析吗？

kool · 发表于 2008-6-17 10:01:00

您需要登录才可以下载或查看，没有账号？注册

×

好像一般看PLL输出的频谱都是做FFT的结果？

dyjguilin · 发表于 2008-6-17 11:00:37

感觉很难，对PLL做整体PSS仿真很难收敛，我们都是仿很久后就出现错误了。

dongtcry · 发表于 2008-6-17 17:23:21

一般都是单独作了以后再整体算的

kool · 发表于 2008-6-17 18:05:26

我的也是这样，当取的基频大点还可以收敛，当取小了跑很久都不收敛。

原帖由 dyjguilin 于 2008-6-17 11:00 发表

 登录/注册后可看大图

感觉很难，对PLL做整体PSS仿真很难收敛，我们都是仿很久后就出现错误了。

kool · 发表于 2008-6-17 18:06:25

单独算是用verilog-A 进行建模仿真吗？
[quote]原帖由 dongtcry 于 2008-6-17 17:23 发表

一般都是单独作了以后再整体算的 [/quote
]

xiaoju · 发表于 2008-6-17 18:36:57

仿真不收敛时，可以改一些设置就可以了

kool · 发表于 2008-6-17 19:25:19

请问在不收敛情况下一般是改哪些设置呢？

原帖由 xiaoju 于 2008-6-17 18:36 发表

 登录/注册后可看大图

仿真不收敛时，可以改一些设置就可以了

xzyan · 发表于 2008-6-18 08:46:52

比较难，老是不收敛。

meseasky · 发表于 2008-6-18 21:12:56

分开仿真,整体建模

天狼星 · 发表于 2008-6-18 21:30:35

pLL环路基本不可能做PSS，PNOISE

账号		自动登录	找回密码
密码			注册

re: