设为首页收藏本站

在线咨询切换到宽版

eetop公众号

创芯大讲堂

创芯人才网

快捷导航

搜全文

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › Analog/RF IC 设计 › Analog/RF IC 设计讨论 › 菜鸟之——PLL 学习过程（高手请指点）

返回列表发新帖

查看: 111506|回复: 191

[讨论] 菜鸟之——PLL 学习过程（高手请指点）

发表于 2015-1-4 20:17:38 | 显示全部楼层

"另外，目前比较高大上的设计，为了获得更小的相噪，振荡器的电感一般都选择用IPD或者bondwire来制作"
这个信息哪里来的呢？？我咋没听说？？

回复支持反对

使用道具举报

返回列表发新帖

关闭

站长推荐 /2

X 关闭广告

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 ) |网站地图

GMT+8, 2025-10-23 08:31 , Processed in 0.010741 second(s), 4 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表